一种基于tft的电压比较装置
技术领域
1.本实用新型属于电压比较电路技术领域，具体涉及一种基于tft的电压比较装置。
背景技术：2.在现有技术中，电压比较器包括：1、基于开关电容的电压比较器，存在以下：开关时钟频率较高，容易引入过多高频噪声；另外电容充放电需要时间，时钟切换频率也需要时间，相对比较时长较长；2、基于差分放大方法的电压比较器，存在以下缺点：缺点是存在过多高频噪声带来的毛刺。
技术实现要素：3.为了克服上述技术缺陷，本实用新型一种基于tft的电压比较装置，其能降低干扰。
4.为了解决上述问题，本实用新型按以下技术方案予以实现：
5.一种基于tft的电压比较装置，包括：若干比较器单元和若干锁存器单元；
6.比较器单元外加偏置电压；
7.参考电压通过顺次串联的若干电阻进行分压得到若干参考电压分压，不同的参考电压分压分别与若干所述比较器单元的第一端连接；
8.若干所述比较器单元的第二端均与输入电压连接；
9.所述比较器单元的第三端与所述锁存器单元的第一端连接；
10.若干锁存器单元的第二端均与锁存控制信号连接。
11.作为本实用新型的进一步改进，所述比较器单元包括：第一级比较电路、第二级比较电路；
12.所述第一级比较电路的第一端、所述第二级比较电路的第一端连接电源电压；
13.所述第一级比较电路的第二端连接输入电压，所述第一级比较电路的第三端与所述第二级比较电路的第二端连接；
14.所述第二级比较电路的第三端与所述锁存器单元连接；
15.所述第一级比较电路的第四端、所述第二级比较电路的第四端接地；
16.所述第一级比较电路的第五端、所述第二级比较电路的第五端连接所述参考电压分压。
17.作为本实用新型的进一步改进，所述第一级比较电路包括：第一薄膜晶体管、第二薄膜晶体管；其中，第一薄膜晶体管为单栅薄膜晶体管，第二薄膜晶体管为双栅薄膜晶体管；
18.所述第一薄膜晶体管的漏极连接所述电源电压，所述第一薄膜晶体管的底栅与所述第一薄膜晶体管的源极、所述第二薄膜晶体管的漏极连接；
19.所述第二薄膜晶体管的底栅与所述输入电压连接，所述第二薄膜晶体管的源极接地，所述第二薄膜晶体管的顶栅连接所述参考电压分压，所述第二薄膜晶体管的漏极与所
述第二级比较电路的第二端连接。
20.作为本实用新型的进一步改进，所述第二级比较电路包括：第三薄膜晶体管、第四薄膜晶体管；其中，第三薄膜晶体管为单栅薄膜晶体管，第四薄膜晶体管为双栅薄膜晶体管；
21.所述第三薄膜晶体管的漏极与所述电源电压连接，所述第三薄膜晶体管的底栅与所述第三薄膜晶体管的源极、所述第四薄膜晶体管的漏极连接；
22.所述第四薄膜晶体管的底栅与所述第一薄膜晶体管的源极连接，所述第四薄膜晶体管的源极接地，所述第四薄膜晶体管的顶栅外加偏置电压，所述第四薄膜晶体管的漏极与所述锁存器单元连接。
23.作为本实用新型的进一步改进，所述第一级比较电路包括：第一薄膜晶体管、第二薄膜晶体管，所述第一薄膜晶体管、所述第二薄膜晶体管均为双栅薄膜晶体管；
24.所述第一薄膜晶体管的漏极、底栅以及顶栅连接电源电压，所述第一薄膜晶体管的源极与所述第二薄膜晶体管的漏极、所述第二级比较电路的第二端连接；
25.所述第二薄膜晶体管的底栅连接所述输入电压，所述第二薄膜晶体管的源极接地，所述第二薄膜晶体管的顶栅连接所述参考电压分压。
26.作为本实用新型的进一步改进，所述第二级比较电路包括：第三薄膜晶体管、第四薄膜晶体管，所述第三薄膜晶体管、所述第四薄膜晶体管均为双栅薄膜晶体管；
27.所述第三薄膜晶体管的顶栅、底栅以及漏极连接所述电源电压，所述第三薄膜晶体管的源极连接所述锁存器单元的第一端以及所述第四薄膜晶体管的漏极；
28.所述第四薄膜晶体管的底栅与所述第一薄膜晶体管的源极连接，所述第四薄膜晶体管的源极接地，所述第四薄膜晶体管的顶栅外加偏置电压。
29.作为本实用新型的进一步改进，所述第一级比较电路包括：第一薄膜晶体管、第二薄膜晶体管，所述第一薄膜晶体管、所述第二薄膜晶体管均为双栅薄膜晶体管；
30.所述第一薄膜晶体管的漏极、底栅与电源电压连接，所述第一薄膜晶体管的源极与所述第二薄膜晶体管的漏极以及第二级比较电路的第二端连接；
31.所述第二薄膜晶体管的底栅连接所述输入电压，所述第二薄膜晶体管的顶栅连接所述参考电压分压，所述第二薄膜晶体管的源极接地。
32.作为本实用新型的进一步改进，所述第二级比较电路包括：所述第二级比较电路包括：第三薄膜晶体管、第四薄膜晶体管，所述第三薄膜晶体管、所述第四薄膜晶体管均为双栅薄膜晶体管；
33.所述第三薄膜晶体管的底栅、漏极连接所述电源电压，所述第三薄膜晶体管的源极与所述第四薄膜晶体管的漏极、锁存器的第一端连接；
34.所述第四薄膜晶体管的顶栅外加偏置电压，所述第四薄膜晶体管的底栅与所述第一薄膜晶体管的源极连接，所述第四薄膜晶体管的源极接地。
35.作为本实用新型的进一步改进，所述锁存器单元包括：第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管、第十薄膜晶体管、第一电容和第二电容；
36.所述第六薄膜晶体管的底栅与所述比较器单元的第三端以及所述第八薄膜晶体管的源极连接，所述第六薄膜晶体管的漏极与所述第五薄膜晶体管的顶栅、底栅、源极以及
所述第七薄膜晶体管的源极连接，所述第六薄膜晶体管的顶栅与所述锁存控制信号连接；
37.所述第五薄膜晶体管的漏极与所述第九薄膜晶体管的漏极连接；
38.所述第七薄膜晶体管的底栅与所述锁存控制信号连接，所述第七薄膜晶体管的顶栅与电源电压连接，所述第七薄膜晶体管的漏极通过所述第一电容接地，所述第七薄膜晶体管的漏极与所述第十薄膜晶体管的底栅连接；
39.所述第九薄膜晶体管的顶栅、源极、底栅与所述第十薄膜晶体管的漏极连接；
40.所述第十薄膜晶体管的顶栅连接所述电源电压漏极通过所述第二电容接地，所述第十薄膜晶体管的顶栅连接所述电源电压，所述第十薄膜晶体管的源极接地；
41.所述第八薄膜晶体管的底栅与所述锁存控制信号连接，所述第八薄膜晶体管的顶栅与所述电源电压连接，所述第八薄膜晶体管的漏极与所述第十薄膜晶体管的漏极连接。
42.与现有技术相比，本实用新型具有以下有益效果：本实用新型包括比较器单元和锁存器单元两个模块，比较器单元作为电压比较器，锁存器单元作为比较结果的存储器，改变外加偏置电压，便可以改变比较参考电压，存储器单元的引入，则可以使得整个电压比较装置的输出电压不会随输入发生不必要的振荡或者其他的干扰，能控制输出出现的时间，同时能达到长效存储作用。
附图说明
43.下面结合附图对本实用新型的具体实施方式作进一步详细的说明，其中：
44.图1为实施例1所述电压比较装置的结构示意图；
45.图2为实施例1所述比较器单元的结构示意图；
46.图3为实施例1单个比较器单元的静态电压输出曲线；
47.图4为实施例1单个比较器单元的时序电压输出曲线；
48.图5为实施例1所述锁存器单元的结构示意图；
49.图6为实施例1单个锁存器单元的仿真图；
50.图7为实施例1所述电压比较装置的仿真结果示意图；
51.图8为实施例2所述所述比较器单元的结构示意图；
52.图9为实施例3所述所述比较器单元的结构示意图.
53.标记说明：1、比较器单元；11、第一级比较电路；12、第二级比较电路；2、锁存器单元。
具体实施方式
54.以下结合附图对本实用新型的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本实用新型，并不用于限定本实用新型。
55.实施例1
56.本实施例提供了一种基于tft的电压比较装置，如图1所示包括：比较器单元1外加偏置电压；若干比较器单元1和若干锁存器单元；参考电压通过顺次串联的若干电阻进行分压得到若干参考电压分压，不同的参考电压分压分别与若干比较器单元1的第一端连接；若干比较器单元1的第二端均与输入电压连接；比较器单元1的第三端与锁存器单元的第一端连接；若干锁存器单元的第二端均与锁存控制信号连接。
57.示例性地，选取三个比较器单元1、三个锁存器单元构成本实施例的电压比较装置，左侧为参考电压提取处，通过电阻串联将参考电压分压后分别输入到比较器单元1中，此时不同比较器单元1的比较电位是不同的，三个比较器单元1输出三个比较结果(高电平或低电平)，此时锁存控制信号给入一个高电平，打开锁存开关读取比较器单元1输出电压值，然后锁存控制信号给入一个低电平将信号锁存，此时锁存器单元的输出信号即输出1、输出2、输出3的信号为电压比较后的输出结果。
58.进一步地，比较器单元1包括：第一级比较电路11、第二级比较电路12；第一级比较电路11的第一端、第二级比较电路12的第一端连接电源电压；第一级比较电路11的第二端连接输入电压，第一级比较电路11的第三端与第二级比较电路12的第二端连接；第二级比较电路12的第三端与锁存器单元连接；第一级比较电路11的第四端、第二级比较电路12的第四端接地；第一级比较电路11的第五端、第二级比较电路12的第五端连接所述参考电压分压。
59.如图2所示，第一级比较电路11包括：第一薄膜晶体管tft1、第二薄膜晶体管tft2；其中，第一薄膜晶体管为单栅薄膜晶体管，第二薄膜晶体管为双栅薄膜晶体管；第一薄膜晶体管tft1的漏极连接所述电源电压，第一薄膜晶体管tft1的底栅与第一薄膜晶体管tft1的源极、第二薄膜晶体管tft2的漏极连接；第二薄膜晶体管tft2的底栅与输入电压连接，第二薄膜晶体管tft2的源极接地，第二薄膜晶体管tft2的顶栅连接参考电压分压，第二薄膜晶体管tft2的漏极与第二级比较电路12的第二端连接。
60.如图2所示，第二级比较电路12包括：第三薄膜晶体管tft3、第四薄膜晶体管tft4；其中，第三薄膜晶体管为单栅薄膜晶体管，第四薄膜晶体管为双栅薄膜晶体管；第三薄膜晶体管tft3的漏极与电源电压连接，第三薄膜晶体管tft3的底栅与第三薄膜晶体管tft3的源极、第四薄膜晶体管tft4的漏极连接；第四薄膜晶体管tft4的底栅与第一薄膜晶体管tft1的源极连接，第四薄膜晶体管tft4的源极接地，第四薄膜晶体管tft4的顶栅外加偏置电压，第四薄膜晶体管tft4的漏极与锁存器单元连接。
61.在本实施例中，第一薄膜晶体管tft1和第二薄膜晶体管tft2组成第一级比较电路11，第三薄膜晶体管tft3和第四薄膜晶体管tft4组成第二级比较电路12，同时通过将第二薄膜晶体管tft2的漏极即第一级比较电路11的第三端a点与第四薄膜晶体管tft4的底栅极即第二级比较电路12的第二端连接，使得第一级与第二级连接。第一薄膜晶体管tft1和第三薄膜晶体管tft3分别各自的底栅与源极短接，使得第一薄膜晶体管tft1和第三薄膜晶体管tft3各自起到负载晶体管的作用，同时第一薄膜晶体管tft1和第三薄膜晶体管tft3会选择较小的宽长比，使得比较电路的放大倍数增大，从而提高比较器的比较精度。另外，将底栅与源级短接可以将输出反馈给第一薄膜晶体管tft1和第三薄膜晶体管tft3，单看第一薄膜晶体管tft1和第二薄膜晶体管tft2组成的第一级比较电路11，当输出电压a点为高电平时，会给到第一薄膜晶体管tft1的底栅极高电压，从而让第一薄膜晶体管tft1打开并提高第一薄膜晶体管tft1的电流，从而让输出电压a点电压更高；当输出电压a点为低电平时，会给到第一薄膜晶体管tft1的底栅极低电压，从而让第一薄膜晶体管tft1关闭并降低第一薄膜晶体管tft1流过的电流，从而让输出电压a点电压更低。第二薄膜晶体管tft2的底栅极连接输入电压，顶栅级连接参考电压分压。实际上，此时输入电压需要比较的电压并非为参考电压分压，需要比较的是在参考电压分压作用下的第二薄膜晶体管tft2的阈值电压。假设
此时在参考电压分压为-1v的作用下，第二薄膜晶体管tft2的阈值电压从原先的0v移位到0.5v，输入电压小于0.5v时，第二薄膜晶体管tft2处于截断状态，第一薄膜晶体管tft1中会流过电流拉高a点电压，a点为高电平；输入电压大于0.5v时，第二薄膜晶体管tft2处于开启状态，第二薄膜晶体管tft2中会流过电流拉低a点电压，a点为低电平。介绍完第一级比较电路11，第二级比较电路12是为了提高比较器灵敏度而增设的。经过第一级的比较后，a点输出的电压幅值约在0v到电源电压的范围，此时通过调节第四薄膜晶体管tft4顶栅极的外加偏压，将第四薄膜晶体管tft4的阈值电压调整在电源电压的一半处，此时最终的比较效果会更好。因为，在前一级的比较中，存在一种可能因为输入电压与第三薄膜晶体管tft3的阈值电压相近，导致a点输出电压并未达到最低电平或者最高电平。所以增设一级比较电路，将处于这个之间的电压再次进行区分，提高比较器的灵敏度。
62.本实施例比较器单元1的误差主要来源于在比较时，第二薄膜晶体管tft2开启后，电流要大于第一薄膜晶体管tft1时才能真正拉低a点电压，同时第二薄膜晶体管tft2关闭后，电流也要小于第一薄膜晶体管tft1时才能真正拉高a点电压，所以会存在一个比较灵敏度的问题。为了提高比较器灵敏度，可以提高第二薄膜晶体管tft2和第四薄膜晶体管tft4的宽长比，将比较的最小区间进一步缩小，从而减少误差。
63.从图3和图4可以看出，参考电压分压从-2.3v变化到1.7v时，比较电压是一直在变化的，从-2v变化到2v。所以证明本实施例比较器单元1的基本功能是实现了，可以在输入电压进来时，比较出与阈值电压的大小。而该阈值电压与参考电压分压存在着一种线性的关系，可以通过测试和计算得出比较电压的调节方法。从仿真结果得出，比较器单元1的比较最小可区分电压值约为0.15v，延迟时间约为20us。
64.如图5所示，锁存器单元包括：第五薄膜晶体管tft5、第六薄膜晶体管tft6、第七薄膜晶体管tft7、第八薄膜晶体管tft8、第九薄膜晶体管tft9、第十薄膜晶体管tft10、第一电容c1和第二电容c2；第六薄膜晶体管tft6的底栅与比较器单元1的第三端以及第八薄膜晶体管的源极连接，第六薄膜晶体管tft6的漏极与第五薄膜晶体管tft5的顶栅、底栅、源极以及第七薄膜晶体管tft7的源极连接，第六薄膜晶体管tft6的顶栅与锁存控制信号连接；第五薄膜晶体管tft5的漏极与第九薄膜晶体管tft9的漏极连接；第七薄膜晶体管tft7的底栅与锁存控制信号连接，第七薄膜晶体管tft7的顶栅与电源电压连接，第七薄膜晶体管tft7的漏极通过第一电容c1接地，第七薄膜晶体管tft7的漏极与第十薄膜晶体管tft10的底栅连接；第九薄膜晶体管tft9的顶栅、源极、底栅与第十薄膜晶体管tft10的漏极连接；第十薄膜晶体管tft10的顶栅连接电源电压漏极通过第二电容c2接地，第十薄膜晶体管tft10的顶栅连接电源电压，第十薄膜晶体管tft10的源极接地；第八薄膜晶体管tft8的底栅与锁存控制信号连接，第八薄膜晶体管tft8的顶栅与电源电压连接第八薄膜晶体管tft8的漏极与第十薄膜晶体管tft10的漏极连接。
65.工作原理其实主要关键点是当tft的栅极接收到高电平时，会将漏极高电平信号传输到源极，而接受到低电平时会关断，类似于大电阻，此时的漏电极低最低可达1e-14a的级别(假设使用的是igzo-tft，源漏极截断状态下漏电为1e-14a～1e-12a的级别)，从而实现输入信号在高电平传输，低电平较长时间保持的效果。
66.第五薄膜晶体管tft5和第六薄膜晶体管tft6组成第一级反相器，而第九薄膜晶体管tft9和第十薄膜晶体管tft10组成第二级反相器，两个反相器接法一样，通过解释第一级
来代表第二级。此处第五薄膜晶体管tft5的顶栅极和底栅极接于源极的接法为zero-vgs接法，使得反相器的输出反馈到第五薄膜晶体管tft5，当此时第六薄膜晶体管tft6的底栅输入为高电平，会打开第六薄膜晶体管tft6，相当于第六薄膜晶体管tft6的阻值下降，将第六薄膜晶体管tft6的漏极电压拉低，低电压通过第五薄膜晶体管tft5的顶栅极和底栅极作用于第五薄膜晶体管tft5，将第五薄膜晶体管tft5关断，从而使得反相器的输出更低电平；而当第六薄膜晶体管tft6的底栅输入低电平时，会关断第六薄膜晶体管tft6，相当于第六薄膜晶体管tft6的阻值上升，此时通过的电流极低，分压较少，使得反相器的输出置高，接近于供电电压，此时高电平的反相器输出电压通过第五薄膜晶体管tft5的顶栅极和底栅极作用于第五薄膜晶体管tft5，使得第五薄膜晶体管tft5打开，从而将输出电压继续拉高。综上，可以看出zero-vgs的接法能有效提高反相器的输出电压范围，从而提高了反相器的反相能力。
67.由图6可以看出，可以看到置零信号rst非，为高电平时电路启动使用，为低电平时则无法输出高电平。ctrl是锁存控制信号，step_in是输入信号，s_out是输出信号。从数据中可以看到，完成了锁存器的功能。
68.图7为整个电压比较装置(包括比较器单元1和锁存器单元)的仿真结果，可以看到输入变化时，比较器单元1输出也在跟着变化。当锁存器单元控制信号为高电位时，锁存器单元输出会随着比较器单元1输出变化，当锁存器控制信号为低电位时，输出电压信号会稳定在一个固定值上。所以，加入了锁存器单元后，整个比较器装置可以减少输出振荡的出现，同时也提高了时序控制的便捷性。
69.本实施例提供的电压比较装置，具有抗干扰能力强、可调节比较电压、可集成的优点，并且生产工艺简单，价格成本较低。比较器单元1作为电压比较器，锁存器单元作为比较结果的存储器。
70.比较器单元1使用到两个反向器共四个薄膜晶体管，改变其中的双栅薄膜晶体管(dual-gate thin-film transistor，dg tft)的顶栅级(top gate，tg)外接电压可以改变比较参考电压。而另一模块-锁存器单元的引入，可以使得比较器单元1的输出电压不会随输入发生不必要的振荡或者其他的干扰，能控制输出出现的时间，同时能达到长效存储的作用。而双栅薄膜晶体管组成的比较器单元1则能利用顶栅对底部阈值电压的调控作用来调节比较电压的大小，使得电压比较装置更具灵活性和实用性。
71.实施例2
72.本实施例提供了另一种基于tft的电压比较装置，如图8所示，其与实施例1的区别在于：两者所采用的比较器单元1结构不相同，具体为：第一级比较电路11包括：第一薄膜晶体管tft1、第二薄膜晶体管tft2，第一薄膜晶体管、第二薄膜晶体管均为双栅薄膜晶体管；第一薄膜晶体管tft1的漏极、底栅以及顶栅连接电源电压，第一薄膜晶体管tft1的源极与第二薄膜晶体管tft2的漏极、第二级比较电路12的第二端连接；第二薄膜晶体管tft2的底栅连接输入电压，第二薄膜晶体管tft2的源极接地，第二薄膜晶体管tft2的顶栅连接述参考电压分压。
73.第二级比较电路12包括：第三薄膜晶体管tft3、第四薄膜晶体管tft4，第三薄膜晶体管tft3、第四薄膜晶体管均为双栅薄膜晶体管；第三薄膜晶体管tft的顶栅、底栅以及漏极连接电源电压，第三薄膜晶体管tft3的源极连接锁存器单元的第一端以及第四薄膜晶体
管tft4的漏极；第四薄膜晶体管tft4的底栅与第一薄膜晶体管tft2的源极连接，第四薄膜晶体管tft4的源极接地，第四薄膜晶体管tft4的顶栅外加偏置电压。
74.第一薄膜晶体管tft1、第二薄膜晶体管tft2、第三薄膜晶体管tft3、第四薄膜晶体管tft4均为双栅薄膜晶体管。
75.本实施例的具体实施过程请参见实施例1，在此不再一一赘述。
76.实施例3
77.本实施例提供了另一种基于tft的电压比较装置，如图9所示，其与实施例1的区别在于：两者所采用的比较器单元结构不相同，具体为：第一级比较电路包括：第一薄膜晶体管tft1、第二薄膜晶体管tft2，第一薄膜晶体管、第二薄膜晶体管均为双栅薄膜晶体管；第一薄膜晶体管tft1的漏极、底栅与电源电压连接，第一薄膜晶体管tft1的源极与第二薄膜晶体管tft2的漏极以及第二级比较电路的第二端连接；第二薄膜晶体管tft2的底栅连接输入电压，第二薄膜晶体管tft2的顶栅连接参考电压分压，第二薄膜晶体管tft2的源极接地。
78.第二级比较电路12包括：第二级比较电路12包括：第三薄膜晶体管tft3、第四薄膜晶体管tft4，第三薄膜晶体管、第四薄膜晶体管均为双栅薄膜晶体管；第三薄膜晶体管tft3的底栅、漏极连接电源电压，第三薄膜晶体管tft3的源极与第四薄膜晶体管tft4的漏极、锁存器的第一端连接；第四薄膜晶体管tft4的顶栅外加偏置电压，第四薄膜晶体管tft4的底栅与第一薄膜晶体管tft1的源极连接，第四薄膜晶体管tft4的源极接地。
79.第一薄膜晶体管tft1、第三薄膜晶体管tft3为单栅薄膜晶体管，第二薄膜晶体管tft2、第四薄膜晶体管tft4为双栅薄膜晶体管。
80.本实施例的具体实施过程请参见实施例1，在此不再一一赘述。
81.综合实施例1～实施例3可知，本实用新型具有以下有益效果：
82.1、利用薄膜晶体管组成的电压比较电路，制备工艺与成熟的tft lcd工艺完全兼容，降低了生产成本，提高了集成度。
83.2、采用电压比较器电路和锁存器电路结合，降低输出电压振荡的可能性，同时也提高了输出的准确性。
84.3、通过参考电压分压调节薄膜晶体管的阈值电压，从而调节电压比较电路的比较电压，减少过多的外加偏压，同时也量化出参考电压与比较电压之间的关系。
85.4、薄膜晶体管结构可以采用单栅和双栅两种，薄膜晶体管材料可以是非晶硅、多晶硅和非晶铟镓锌氧化物(igzo)等多种材料，双栅薄膜晶体管的沟道形状可以是平面沟道、π型沟道和3d鳍型沟道等多种形状。
86.5、薄膜晶体管采用的宽长比存在差异，充当负载管的薄膜晶体管采用更小的宽长比，而主要充当接受信号的驱动薄膜晶体管则采用更大的宽长比。
87.6、通过增大比较器电路里的驱动薄膜晶体管的宽长比，可以得到更小的比较精度。
88.以上仅为本技术的较佳实施例，并不用以限制本技术，凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。
技术特征：1.一种基于tft的电压比较装置，其特征在于，包括：若干比较器单元和若干锁存器单元；比较器单元外加偏置电压；参考电压通过顺次串联的若干电阻进行分压得到若干参考电压分压，不同的参考电压分压分别与若干所述比较器单元的第一端连接；若干所述比较器单元的第二端均与输入电压连接；所述比较器单元的第三端与所述锁存器单元的第一端连接；若干锁存器单元的第二端均与锁存控制信号连接。2.根据权利要求1所述的电压比较装置，其特征在于，所述比较器单元包括：第一级比较电路、第二级比较电路；所述第一级比较电路的第一端、所述第二级比较电路的第一端连接电源电压；所述第一级比较电路的第二端连接输入电压，所述第一级比较电路的第三端与所述第二级比较电路的第二端连接；所述第二级比较电路的第三端与所述锁存器单元连接；所述第一级比较电路的第四端、所述第二级比较电路的第四端接地；所述第一级比较电路的第五端、所述第二级比较电路的第五端连接所述参考电压分压。3.根据权利要求2所述的电压比较装置，其特征在于，所述第一级比较电路包括：第一薄膜晶体管、第二薄膜晶体管；其中，第一薄膜晶体管为单栅薄膜晶体管，第二薄膜晶体管为双栅薄膜晶体管；所述第一薄膜晶体管的漏极连接所述电源电压，所述第一薄膜晶体管的底栅与所述第一薄膜晶体管的源极、所述第二薄膜晶体管的漏极连接；所述第二薄膜晶体管的底栅与所述输入电压连接，所述第二薄膜晶体管的源极接地，所述第二薄膜晶体管的顶栅连接所述参考电压分压，所述第二薄膜晶体管的漏极与所述第二级比较电路的第二端连接。4.根据权利要求3所述的电压比较装置，其特征在于，所述第二级比较电路包括：第三薄膜晶体管、第四薄膜晶体管；其中，第三薄膜晶体管为单栅薄膜晶体管，第四薄膜晶体管为双栅薄膜晶体管；所述第三薄膜晶体管的漏极与所述电源电压连接，所述第三薄膜晶体管的底栅与所述第三薄膜晶体管的源极、所述第四薄膜晶体管的漏极连接；所述第四薄膜晶体管的底栅与所述第一薄膜晶体管的源极连接，所述第四薄膜晶体管的源极接地，所述第四薄膜晶体管的顶栅外加偏置电压，所述第四薄膜晶体管的漏极与所述锁存器单元连接。5.根据权利要求2所述的电压比较装置，其特征在于，所述第一级比较电路包括：第一薄膜晶体管、第二薄膜晶体管，所述第一薄膜晶体管、所述第二薄膜晶体管均为双栅薄膜晶体管；所述第一薄膜晶体管的漏极、底栅以及顶栅连接电源电压，所述第一薄膜晶体管的源极与所述第二薄膜晶体管的漏极、所述第二级比较电路的第二端连接；所述第二薄膜晶体管的底栅连接所述输入电压，所述第二薄膜晶体管的源极接地，所
述第二薄膜晶体管的顶栅连接所述参考电压分压。6.根据权利要求3所述的电压比较装置，其特征在于，所述第二级比较电路包括：第三薄膜晶体管、第四薄膜晶体管，所述第四薄膜晶体管、所述第四薄膜晶体管均为双栅薄膜晶体管；所述第三薄膜晶体管的顶栅、底栅以及漏极连接所述电源电压，所述第三薄膜晶体管的源极连接所述锁存器单元的第一端以及所述第四薄膜晶体管的漏极；所述第四薄膜晶体管的底栅与所述第一薄膜晶体管的源极连接，所述第四薄膜晶体管的源极接地，所述第四薄膜晶体管的顶栅外加偏置电压。7.根据权利要求2所述的电压比较装置，其特征在于，所述第一级比较电路包括：第一薄膜晶体管、第二薄膜晶体管，所述第一薄膜晶体管、所述第二薄膜晶体管均为双栅薄膜晶体管；所述第一薄膜晶体管的漏极、底栅与电源电压连接，所述第一薄膜晶体管的源极与所述第二薄膜晶体管的漏极以及第二级比较电路的第二端连接；所述第二薄膜晶体管的底栅连接所述输入电压，所述第二薄膜晶体管的顶栅连接所述参考电压分压，所述第二薄膜晶体管的源极接地。8.根据权利要求3所述的电压比较装置，其特征在于，所述第二级比较电路包括：所述第二级比较电路包括：第三薄膜晶体管、第四薄膜晶体管，所述第三薄膜晶体管、所述第四薄膜晶体管均为双栅薄膜晶体管；所述第三薄膜晶体管的底栅、漏极连接所述电源电压，所述第三薄膜晶体管的源极与所述第四薄膜晶体管的漏极、锁存器的第一端连接；所述第四薄膜晶体管的顶栅外加偏置电压，所述第四薄膜晶体管的底栅与所述第一薄膜晶体管的源极连接，所述第四薄膜晶体管的源极接地。9.根据权利要求1～8任一项所述的电压比较装置，其特征在于，所述锁存器单元包括：第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管、第十薄膜晶体管、第一电容和第二电容；所述第六薄膜晶体管的底栅与所述比较器单元的第三端以及所述第八薄膜晶体管的源极连接，所述第六薄膜晶体管的漏极与所述第五薄膜晶体管的顶栅、底栅、源极以及所述第七薄膜晶体管的源极连接，所述第六薄膜晶体管的顶栅与所述锁存控制信号连接；所述第五薄膜晶体管的漏极与所述第九薄膜晶体管的漏极连接；所述第七薄膜晶体管的底栅与所述锁存控制信号连接，所述第七薄膜晶体管的顶栅与电源电压连接，所述第七薄膜晶体管的漏极通过所述第一电容接地，所述第七薄膜晶体管的漏极与所述第十薄膜晶体管的底栅连接；所述第九薄膜晶体管的顶栅、源极、底栅与所述第十薄膜晶体管的漏极连接；所述第十薄膜晶体管的顶栅连接所述电源电压漏极通过所述第二电容接地，所述第十薄膜晶体管的顶栅连接所述电源电压，所述第十薄膜晶体管的源极接地；所述第八薄膜晶体管的底栅与所述锁存控制信号连接，所述第八薄膜晶体管的顶栅与所述电源电压连接，所述第八薄膜晶体管的漏极与所述第十薄膜晶体管的漏极连接。
技术总结本实用新型提供了一种基于TFT的电压比较装置，包括：若干比较器单元和若干锁存器单元；比较器单元外加偏置电压；参考电压通过顺次串联的若干电阻进行分压得到若干参考电压分压，不同的参考电压分压分别与若干所述比较器单元的第一端连接；若干所述比较器单元的第二端均与输入电压连接；所述比较器单元的第三端与所述锁存器单元的第一端连接；若干锁存器单元的第二端均与锁存控制信号连接。本实用新型改变比较器单元的外加偏置电压，便可以改变比较参考电压，存储器单元的引入，则可以使得整个电压比较装置的输出电压不会随输入发生不必要的振荡或者其他的干扰，能控制输出出现的时间，同时能达到长效存储作用。同时能达到长效存储作用。同时能达到长效存储作用。
技术研发人员：王凯 周忠义
受保护的技术使用者：中山大学
技术研发日：2021.12.31
技术公布日：2022/7/5
