1.本发明属于微电子技术领域，具体涉及一种用于电源管理芯片的电感电流检测电路。
背景技术：2.dc-dc开关电源芯片因具有高的转换效率，已广泛应用于便携式电子设备。电流检测电路作为电源管理芯片的一个基本模块，其主要的用途是用来检测某些元件或某条支路上的电流，检测到的信号反馈回系统中用于控制和保护电路。
3.图1为一种传统的电感电流检测电路，主要由nmos管m1、nmos管m2、nmos管m3、pmos管m4、pmos管m5、电阻r1、电阻r2以及放大器amp组成。放大器amp的低频增益ad》》1且构成负反馈连接从而强制放大器的两输入端电压相等，nmos管m1、nmos管m2与nmos管m3完全一样，pmos管m5的沟道宽长比是pmos管m4的β倍，进而在输出端vout检测外部电感电流信号。
4.图1所示的传统电感电流检测电路对放大器amp的输入失调电压要求高，而传统的放大器amp具有高输入失调电压，将影响电流检测电路的检测电感精度，从而制约了电感电流检测电路在高精度系统中的应用。
技术实现要素：5.本发明旨在解决以上现有技术的问题。提出了一种用于电源管理芯片的电感电流检测电路。本发明的技术方案如下：
6.一种用于电源管理芯片的电感电流检测电路，其包括：偏置电路、预放大级电路、第二放大级电路、第三放大级电路及输出级电路，其中，所述偏置电路的信号输出端连接所述预放大级电路及所述第二放大级电路的信号输入端，所述预放大级电路的输出端连接所述第二放大级电路的信号输入端，所述第二放大级电路的信号输出端连接所述第三放大级电路的信号输入端，所述第三放大级电路的信号输出端连接所述预放大级电路及所述输出级电路的信号输入端，所述偏置电路为所述预放大级电路及所述第二放大级电路提供偏置信号，所述预放大级电路采样外部信号并为所述第二放大级电路提供预放大信号，所述第二放大级电路对预放大信号进一步放大并为所述第三放大级电路提供双端到单端转换的信号，所述第三放大级电路与所述预放大级电路、所述第二放大级电路构成负反馈系统且采样外部电感电流信号，从而在所述输出级电路的输出端产生用于电源管理芯片的电感电流的检测信号。
7.进一步的，所述偏置电路包括：电流源i1、电阻r6、nmos管m6以及nmos管m7，其中电流源i1的一端与输入端iref相连，电流源i2的另一端分别与nmos管m6的栅极、nmos管m8的栅极、nmos管m10的栅极、nmos管m12的栅极、nmos管m14的栅极、nmos管m16的栅极、nmos管m20的栅极、nmos管m21的栅极、nmos管m25的栅极以及电阻r6的一端相连，电阻r6的另一端分别与nmos管m6的漏极、nmos管m7的栅极、nmos管m9的栅极、nmos管m11的栅极、nmos管m13的栅极、nmos管m15的栅极、nmos管m17的栅极以及nmos管m26的栅极相连，nmos管m6的源极
与nmos管m7的漏极相连，nmos管m7的源极与外部地gnd相连。
8.进一步的，所述预放大级电路包括：npn三极管q1、npn三极管q2、npn三极管q3、npn三极管q4、电阻r1、电阻r2、电阻r3、电阻r4、电阻r5、nmos管m8、nmos管m9、nmos管m10、nmos管m11、nmos管m12以及nmos管m13，其中电阻r2的一端分别与nmos管m27的漏极以及输入端inn相连，电阻r2的另一端分别与nmos管m33的漏极以及npn三极管q1的基极相连，npn三极管q1的集电极分别与电阻r3的一端、电阻r4的一端、npn三极管q2的集电极、pmos管m5的源极、pmos管m3的源极、pmos管m4的源极、pmos管m24的源极以及高电源vddh相连，npn三极管q1的发射极分别与npn三极管q3的基极以及nmos管m8的漏极相连，nmos管m8的源极与nmos管m9的漏极相连，nmos管m9的源极分别与nmos管m11的源极、nmos管m13的源极以及外部地gnd相连，电阻r3的另一端分别与nmos管m1的栅极以及npn三极管q3的集电极相连，电阻r4的另一端分别与nmos管m2的栅极以及npn三极管q4的集电极相连，npn三极管q4的发射极分别与npn三极管q3的发射极以及电阻r5的一端相连，电阻r5的另一端与nmos管m10的漏极相连，nmos管m10的源极与nmos管m11的漏极相连，电阻r1的一端分别与nmos管m28的漏极以及输入端inp相连，电阻r1的另一端分别与nmos管m32的漏极以及npn三极管q2的基极相连，npn三极管q2的发射极分别与npn三极管q4的基极以及nmos管m12的漏极相连，nmos管m12的源极与nmos管m13的漏极相连。
9.进一步的，所述第二放大级电路包括：nmos管m1、nmos管m2、pmos管m3、pmos管m4、pmos管m5、nmos管m14、nmos管m15、nmos管m16、nmos管m17、pmos管m18、pmos管m19、nmos管m20、nmos管m21、nmos管m22、nmos管m23、pmos管m24、nmos管m25、nmos管m26、电阻r7、电阻r8、电阻r9、电阻r10、电阻r11、电阻r12、电阻r13、传输门t1、传输门t2、传输门t3以及传输门t4组成，其中pmos管m5的栅极分别与pmos管m3的栅极、pmos管m4的栅极、pmos管m5的漏极以及电阻r7的一端相连，电阻r7的另一端与nmos管m14的漏极相连，nmos管m14的源极与nmos管m15的漏极相连，nmos管m15的源极分别与nmos管m17的源极、nmos管m22的源极、nmos管m23的源极、nmos管m26的源极以及外部地gnd相连，pmos管m3的漏极分别与pmos管m19的源极以及nmos管m1的漏极相连，pmos管m4的漏极分别与pmos管m18的源极以及nmos管m2的漏极相连，nmos管m2的源极分别与nmos管m1的源极以及电阻r8的一端相连，电阻r8的另一端与nmos管m16的漏极相连，nmos管m16的源极与nmos管m17的漏极相连，pmos管m18的漏极与电阻r9的一端相连，电阻r9的另一端分别与传输门t4的输入端以及电阻r10的一端相连，电阻r10的另一端分别与传输门t1的输出端以及nmos管m20的漏极相连，nmos管m20的源极与nmos管m22的漏极相连，pmos管m19的漏极与电阻r11的一端相连，电阻r11的另一端分别与传输门t3的输入端以及电阻r12的一端相连，电阻r12的另一端分别与nmos管m21的漏极以及传输门t2的输出端相连，nmos管m21的源极与nmos管m23的漏极相连，nmos管m23的栅极分别与nmos管m22的栅极、传输门t1的输入端以及传输门t2的输入端相连，传输门t1的一控制端与信号端ch相连，传输门t1的另一控制端与信号端chf相连，传输门t2的一控制端与信号端chf相连，传输门t2的另一控制端与信号端ch相连，pmos管m24的栅极分别与pmos管m18的栅极、pmos管m19的栅极、pmos管m24的漏极以及电阻r13的一端相连，电阻r13的另一端与nmos管m25的漏极相连，nmos管m25的源极与nmos管m26的漏极相连，传输门t3的一控制端与信号端ch相连，传输门t3的另一控制端分别与传输门t4的一控制端以及信号端chf相连，传输门t4的另一控制端与信号端ch相连，传输门t3的输出端分别与传输门t4的输出端、nmos
管m29的栅极、nmos管m34的栅极以及nmos管m37的栅极相连。
10.进一步的，所述第三放大级电路包括：nmos管m27、nmos管m28、nmos管m29、nmos管m30、nmos管m31、nmos管m32、nmos管m33、nmos管m34、nmos管m35、nmos管m36、电阻r14、电阻r15、电阻r16以及电阻r17，其中nmos管m27的栅极与信号端ch相连，nmos管m28的栅极与信号端chf相连，nmos管m28的源极分别与nmos管m27的源极以及电阻r14的一端相连，电阻r14的另一端与nmos管m29的漏极相连，nmos管m29的源极与电阻r15的一端相连，电阻r15的另一端与nmos管m30的漏极相连，nmos管m30的源极与nmos管m31的漏极相连，nmos管m31的源极分别与nmos管m36的源极以及外部地gnd相连，nmos管m32的栅极与信号端ch相连，nmos管m33的栅极与信号端chf相连，nmos管m33的源极分别与nmos管m32的源极以及电阻r16的一端相连，电阻r16的另一端与nmos管m34的漏极相连，nmos管m34的源极与电阻r17的一端相连，电阻r17的另一端分别与nmos管m31的栅极、nmos管m36的栅极、nmos管m39的栅极、nmos管m46的栅极以及nmos管m35的漏极相连，nmos管m35的源极与nmos管m36的漏极相连。
11.进一步的，所述输出级电路包括：nmos管m37、nmos管m38、nmos管m39、pmos管m40、pmos管m41、pmos管m42、pmos管m43、pmos管m44、nmos管m45、nmos管m46、电阻r18、电阻r19、电阻r20、电阻r21以及电阻r22，其中pmos管m40的源极分别与pmos管m41的源极、pmos管m44的源极以及低电源vddl相连，pmos管m40的漏极与pmos管m42的源极相连，pmos管m42的漏极分别与pmos管m40的栅极、pmos管m41的栅极以及电阻r18的一端相连，电阻r18的另一端与nmos管m37的漏极相连，nmos管m37的源极与电阻r19的一端相连，电阻r19的另一端与nmos管m38的漏极相连，nmos管m38的源极与nmos管m39的漏极相连，pmos管m41的漏极与pmos管m43的源极相连，pmos管m43的漏极与电阻r20的一端相连，电阻r20的另一端分别与电阻r21的一端以及输出端vout相连，电阻r21的另一端分别与nmos管m39的源极、nmos管m46的源极以及外部地gnd相连，pmos管m44的漏极分别与pmos管m44的栅极、pmos管m42的栅极、pmos管m43的栅极以及电阻r22的一端相连，电阻r22的另一端分别与nmos管m30的栅极、nmos管m35的栅极、nmos管m38的栅极、nmos管m45的栅极以及nmos管m45的漏极相连，nmos管m35的源极与nmos管m46的漏极相连。
12.进一步的，所述预放大级电路中，电阻r1与电阻r2完全一样，npn三极管q1与npn三极管q3、npn三极管q2与npn三极管q4分别构成所述预放大级电路的达林顿输入管，减少所述预放大级电路的输入失调电压，电阻r3与电阻r4作为所述预放大级电路的负载，确保npn三极管q3与npn三极管q4的工作状态，电阻r5使得npn三极管q3与npn三极管q4均工作在放大区。
13.进一步的，所述第二放大级电路中，nmos管m1与nmos管m2为所述第二级放大级电路的输入对管，接受所述预放大级电路的输出信号，nmos管m14、nmos管m15、电阻r7及pmos管m5构成偏置电路并为pmos管m3及pmos管m4提供偏置信号，pmos管m24、nmos管m25、nmos管m26及电阻r13构成偏置电路并为pmos管m18及pmos管m19提供偏置信号；信号端chf的信号是信号端ch的反信号，信号端ch的信号由外部电感电流的方向决定是高电压还是低电压，工作时传输门t1与传输门t2仅一个传输门开启，且传输门t1与传输门t3同时开启，传输门t2与传输门t4同时开启，使得所述第二放大级电路实现双端输入单端输出。
14.进一步的，所述第三放大级电路中，nmos管m27、nmos管m28、nmos管m32与nmos管m33是完全一样的开关管，电阻r14与电阻r16完全一样，nmos管m29与nmos管m34完全一样，
电阻r15与电阻r17完全一样，nmos管m30与nmos管m35完全一样，nmos管m31与nmos管m36完全一样，从而流过nmos管m29支路的电流与流过nmos管m34支路的电流相等；同时，通过信号端ch与信号端chf，使得所述预放大级电路、所述第二放大级电路以及所述第三放大级电路在不同外部电感电流的方向均构成负反馈系统，促使系统稳定且确保所述预放大级电路的npn三极管q1与npn三极管q2具有相同的基极电压，nmos管m34的漏极电流i
34
为其中，i
l
为流过外部电感l的电流，r
sen
为外部采样电阻rs的阻值，r1是电阻r1的阻值。
15.进一步的，所述输出级电路中，nmos管m37的宽长比是nmos管m34的k1倍，nmos管m38的宽长比是nmos管m35的k1倍，nmos管m39的宽长比是nmos管m36的k1倍，pmos管m41的宽长比是pmos管m40的k2倍，pmos管m43的宽长比是pmos管m42的k2倍，则电路输出端vout的电压v
out
为其中，r
21
为电阻r21的阻值，通过改变电阻r21与电阻r1的阻值比值来调节电流检测比例，从而获得用于电源管理芯片的电感电流的检测信号。
16.本发明的优点及有益效果如下：
17.本发明通过提供一种用于电源管理芯片的电感电流检测电路，采用npn三极管q1与npn三极管q3、npn三极管q2与npn三极管q4分别构成所述预放大级电路的达林顿输入管，减少所述预放大级电路的输入失调电压；采用传输门t1、传输门t2、传输门t3及传输门t4技术并由外部电感电流的方向决定4个传输门开启使得所述第二放大级电路实现双端输入单端输出，同时采用所述第三放大级电路与所述预放大级电路、所述第二放大级电路构成负反馈系统且采样外部电感电流信号的技术，提高电路对电感电流的采样精度，从而在所述输出级电路的输出端vout产生用于电源管理芯片的电感电流的检测信号。
附图说明
18.图1是本发明提供优选实施例传统的电感电流检测电路原理图；
19.图2为本发明提供优选实施例的一种用于电源管理芯片的电感电流检测电路原理图；
20.图3为本发明提供优选实施例的一种用于电源管理芯片的电感电流检测电路的应用电路原理图。
21.图4为本发明提供优选实施例的一种用于电源管理芯片的电感电流检测电路的输出电压与电感电流特性仿真图。
具体实施方式
22.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。
23.本发明解决上述技术问题的技术方案是：
24.本技术实施例中采用npn三极管q1与npn三极管q3、npn三极管q2与npn三极管q4分别构成所述预放大级电路的达林顿输入管，减少所述预放大级电路的输入失调电压；采用传输门t1、传输门t2、传输门t3及传输门t4技术并由外部电感电流的方向决定4个传输门开启使得所述第二放大级电路实现双端输入单端输出，同时采用所述第三放大级电路与所述
预放大级电路、所述第二放大级电路构成负反馈系统且采样外部电感电流信号的技术，提高电路对电感电流的采样精度，从而在所述输出级电路的输出端vout产生用于电源管理芯片的电感电流的检测信号。
25.为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式，对上述技术方案进行详细说明。
26.实施例
27.一种用于电源管理芯片的电感电流检测电路，如图2所示，包括偏置电路1、预放大级电路2、第二放大级电路3、第三放大级电路4及输出级电路5；其中，所述偏置电路1的信号输出端连接所述预放大级电路2及所述第二放大级电路3的信号输入端，所述预放大级电路2的输出端连接所述第二放大级电路3的信号输入端，所述第二放大级电路3的信号输出端连接所述第三放大级电路4的信号输入端，所述第三放大级电路4的信号输出端连接所述预放大级电路2及所述输出级电路5的信号输入端，所述偏置电路1为所述预放大级电路2及所述第二放大级电路3提供偏置信号，所述预放大级电路2采样外部信号并为所述第二放大级电路3提供预放大信号，所述第二放大级电路3对预放大信号进一步放大并为所述第三放大级电路4提供双端到单端转换的信号，所述第三放大级电路4与所述预放大级电路2、所述第二放大级电路3构成负反馈系统且采样外部电感电流信号，从而在所述输出级电路5的输出端产生用于电源管理芯片的电感电流的检测信号。
28.作为一种优选的技术方案，如图2所示，所述偏置电路1包括：电流源i1、电阻r6、nmos管m6以及nmos管m7，其中电流源i1的一端与输入端iref相连，电流源i2的另一端分别与nmos管m6的栅极、nmos管m8的栅极、nmos管m10的栅极、nmos管m12的栅极、nmos管m14的栅极、nmos管m16的栅极、nmos管m20的栅极、nmos管m21的栅极、nmos管m25的栅极以及电阻r6的一端相连，电阻r6的另一端分别与nmos管m6的漏极、nmos管m7的栅极、nmos管m9的栅极、nmos管m11的栅极、nmos管m13的栅极、nmos管m15的栅极、nmos管m17的栅极以及nmos管m26的栅极相连，nmos管m6的源极与nmos管m7的漏极相连，nmos管m7的源极与外部地gnd相连；
29.所述预放大级电路2包括：npn三极管q1、npn三极管q2、npn三极管q3、npn三极管q4、电阻r1、电阻r2、电阻r3、电阻r4、电阻r5、nmos管m8、nmos管m9、nmos管m10、nmos管m11、nmos管m12以及nmos管m13，其中电阻r2的一端分别与nmos管m27的漏极以及输入端inn相连，电阻r2的另一端分别与nmos管m33的漏极以及npn三极管q1的基极相连，npn三极管q1的集电极分别与电阻r3的一端、电阻r4的一端、npn三极管q2的集电极、pmos管m5的源极、pmos管m3的源极、pmos管m4的源极、pmos管m24的源极以及高电源vddh相连，npn三极管q1的发射极分别与npn三极管q3的基极以及nmos管m8的漏极相连，nmos管m8的源极与nmos管m9的漏极相连，nmos管m9的源极分别与nmos管m11的源极、nmos管m13的源极以及外部地gnd相连，电阻r3的另一端分别与nmos管m1的栅极以及npn三极管q3的集电极相连，电阻r4的另一端分别与nmos管m2的栅极以及npn三极管q4的集电极相连，npn三极管q4的发射极分别与npn三极管q3的发射极以及电阻r5的一端相连，电阻r5的另一端与nmos管m10的漏极相连，nmos管m10的源极与nmos管m11的漏极相连，电阻r1的一端分别与nmos管m28的漏极以及输入端inp相连，电阻r1的另一端分别与nmos管m32的漏极以及npn三极管q2的基极相连，npn三极管q2的发射极分别与npn三极管q4的基极以及nmos管m12的漏极相连，nmos管m12的源极与nmos管m13的漏极相连；
30.所述第二放大级电路3包括：nmos管m1、nmos管m2、pmos管m3、pmos管m4、pmos管m5、nmos管m14、nmos管m15、nmos管m16、nmos管m17、pmos管m18、pmos管m19、nmos管m20、nmos管m21、nmos管m22、nmos管m23、pmos管m24、nmos管m25、nmos管m26、电阻r7、电阻r8、电阻r9、电阻r10、电阻r11、电阻r12、电阻r13、传输门t1、传输门t2、传输门t3以及传输门t4组成，其中pmos管m5的栅极分别与pmos管m3的栅极、pmos管m4的栅极、pmos管m5的漏极以及电阻r7的一端相连，电阻r7的另一端与nmos管m14的漏极相连，nmos管m14的源极与nmos管m15的漏极相连，nmos管m15的源极分别与nmos管m17的源极、nmos管m22的源极、nmos管m23的源极、nmos管m26的源极以及外部地gnd相连，pmos管m3的漏极分别与pmos管m19的源极以及nmos管m1的漏极相连，pmos管m4的漏极分别与pmos管m18的源极以及nmos管m2的漏极相连，nmos管m2的源极分别与nmos管m1的源极以及电阻r8的一端相连，电阻r8的另一端与nmos管m16的漏极相连，nmos管m16的源极与nmos管m17的漏极相连，pmos管m18的漏极与电阻r9的一端相连，电阻r9的另一端分别与传输门t4的输入端以及电阻r10的一端相连，电阻r10的另一端分别与传输门t1的输出端以及nmos管m20的漏极相连，nmos管m20的源极与nmos管m22的漏极相连，pmos管m19的漏极与电阻r11的一端相连，电阻r11的另一端分别与传输门t3的输入端以及电阻r12的一端相连，电阻r12的另一端分别与nmos管m21的漏极以及传输门t2的输出端相连，nmos管m21的源极与nmos管m23的漏极相连，nmos管m23的栅极分别与nmos管m22的栅极、传输门t1的输入端以及传输门t2的输入端相连，传输门t1的一控制端与信号端ch相连，传输门t1的另一控制端与信号端chf相连，传输门t2的一控制端与信号端chf相连，传输门t2的另一控制端与信号端ch相连，pmos管m24的栅极分别与pmos管m18的栅极、pmos管m19的栅极、pmos管m24的漏极以及电阻r13的一端相连，电阻r13的另一端与nmos管m25的漏极相连，nmos管m25的源极与nmos管m26的漏极相连，传输门t3的一控制端与信号端ch相连，传输门t3的另一控制端分别与传输门t4的一控制端以及信号端chf相连，传输门t4的另一控制端与信号端ch相连，传输门t3的输出端分别与传输门t4的输出端、nmos管m29的栅极、nmos管m34的栅极以及nmos管m37的栅极相连；
31.所述第三放大级电路4包括：nmos管m27、nmos管m28、nmos管m29、nmos管m30、nmos管m31、nmos管m32、nmos管m33、nmos管m34、nmos管m35、nmos管m36、电阻r14、电阻r15、电阻r16以及电阻r17，其中nmos管m27的栅极与信号端ch相连，nmos管m28的栅极与信号端chf相连，nmos管m28的源极分别与nmos管m27的源极以及电阻r14的一端相连，电阻r14的另一端与nmos管m29的漏极相连，nmos管m29的源极与电阻r15的一端相连，电阻r15的另一端与nmos管m30的漏极相连，nmos管m30的源极与nmos管m31的漏极相连，nmos管m31的源极分别与nmos管m36的源极以及外部地gnd相连，nmos管m32的栅极与信号端ch相连，nmos管m33的栅极与信号端chf相连，nmos管m33的源极分别与nmos管m32的源极以及电阻r16的一端相连，电阻r16的另一端与nmos管m34的漏极相连，nmos管m34的源极与电阻r17的一端相连，电阻r17的另一端分别与nmos管m31的栅极、nmos管m36的栅极、nmos管m39的栅极、nmos管m46的栅极以及nmos管m35的漏极相连，nmos管m35的源极与nmos管m36的漏极相连；
32.所述输出级电路4包括：nmos管m37、nmos管m38、nmos管m39、pmos管m40、pmos管m41、pmos管m42、pmos管m43、pmos管m44、nmos管m45、nmos管m46、电阻r18、电阻r19、电阻r20、电阻r21以及电阻r22，其中pmos管m40的源极分别与pmos管m41的源极、pmos管m44的源极以及低电源vddl相连，pmos管m40的漏极与pmos管m42的源极相连，pmos管m42的漏极分别
与pmos管m40的栅极、pmos管m41的栅极以及电阻r18的一端相连，电阻r18的另一端与nmos管m37的漏极相连，nmos管m37的源极与电阻r19的一端相连，电阻r19的另一端与nmos管m38的漏极相连，nmos管m38的源极与nmos管m39的漏极相连，pmos管m41的漏极与pmos管m43的源极相连，pmos管m43的漏极与电阻r20的一端相连，电阻r20的另一端分别与电阻r21的一端以及输出端vout相连，电阻r21的另一端分别与nmos管m39的源极、nmos管m46的源极以及外部地gnd相连，pmos管m44的漏极分别与pmos管m44的栅极、pmos管m42的栅极、pmos管m43的栅极以及电阻r22的一端相连，电阻r22的另一端分别与nmos管m30的栅极、nmos管m35的栅极、nmos管m38的栅极、nmos管m45的栅极以及nmos管m45的漏极相连，nmos管m35的源极与nmos管m46的漏极相连；
33.所述预放大级电路2中，电阻r1与电阻r2完全一样，npn三极管q1与npn三极管q3、npn三极管q2与npn三极管q4分别构成所述预放大级电路2的达林顿输入管，减少所述预放大级电路2的输入失调电压，电阻r3与电阻r4作为所述预放大级电路2的负载，确保npn三极管q3与npn三极管q4的工作状态，电阻r5使得npn三极管q3与npn三极管q4均工作在放大区；
34.所述第二放大级电路3中，nmos管m1与nmos管m2为所述第二级放大级电路3的输入对管，接受所述预放大级电路2的输出信号，nmos管m14、nmos管m15、电阻r7及pmos管m5构成偏置电路并为pmos管m3及pmos管m4提供偏置信号，pmos管m24、nmos管m25、nmos管m26及电阻r13构成偏置电路并为pmos管m18及pmos管m19提供偏置信号；信号端chf的信号是信号端ch的反信号，信号端ch的信号由外部电感电流的方向决定是高电压还是低电压，工作时传输门t1与传输门t2仅一个传输门开启，且传输门t1与传输门t3同时开启，传输门t2与传输门t4同时开启，使得所述第二放大级电路3实现双端输入单端输出；
35.所述第三放大级电路4中，nmos管m27、nmos管m28、nmos管m32与nmos管m33是完全一样的开关管，电阻r14与电阻r16完全一样，nmos管m29与nmos管m34完全一样，电阻r15与电阻r17完全一样，nmos管m30与nmos管m35完全一样，nmos管m31与nmos管m36完全一样，从而流过nmos管m29支路的电流与流过nmos管m34支路的电流相等；同时，通过信号端ch与信号端chf，使得所述预放大级电路2、所述第二放大级电路3以及所述第三放大级电路4在不同外部电感电流的方向均构成负反馈系统，促使系统稳定且确保所述预放大级电路2的npn三极管q1与npn三极管q2具有相同的基极电压，nmos管m34的漏极电流i
34
为
[0036][0037]
式中，i
l
为流过外部电感l的电流，r
sen
为外部采样电阻rs的阻值；
[0038]
所述输出级电路4中，nmos管m37的宽长比是nmos管m34的k1倍，nmos管m38的宽长比是nmos管m35的k1倍，nmos管m39的宽长比是nmos管m36的k1倍，则流过pmos管m40的电流i
40
有
[0039][0040]
pmos管m41的宽长比是pmos管m40的k2倍，pmos管m43的宽长比是pmos管m42的k2倍，则电路输出端vout的电压v
out
为
[0041][0042]
式中，r
21
为电阻r21的阻值；通过改变电阻r21与电阻r1的阻值比值来调节电流检测比例。
[0043]
图4为本发明的用于电源管理芯片的电感电流检测电路的输出电压与电感电流特性仿真曲线，其中横坐标为电感电流，纵坐标为电感电流检测电路的输出电压。仿真结果显示，用于电源管理芯片的电感电流检测电路实现了对电感电流的采样功能。
[0044]
本技术的上述实施例中，一种用于电源管理芯片的电感电流检测电路，包括偏置电路、预放大级电路、第二放大级电路、第三放大级电路及输出级电路。本技术实施例采用npn三极管q1与npn三极管q3、npn三极管q2与npn三极管q4分别构成所述预放大级电路的达林顿输入管，减少所述预放大级电路的输入失调电压；采用传输门t1、传输门t2、传输门t3及传输门t4技术并由外部电感电流的方向决定4个传输门开启使得所述第二放大级电路实现双端输入单端输出，同时采用所述第三放大级电路与所述预放大级电路、所述第二放大级电路构成负反馈系统且采样外部电感电流信号的技术，提高电路对电感电流的采样精度，从而在所述输出级电路的输出端vout产生用于电源管理芯片的电感电流的检测信号。
[0045]
以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。
