1.本实用新型涉及一种定时选通电路的技术，尤其一种基于短脉冲单稳触发器的高频脉冲序列定时选通电路。
背景技术：2.单稳态触发器只有一个稳定状态，一个暂稳态，在外加脉冲的作用下，单稳态触发器可以从一个稳定状态翻转到一个暂稳态，由于电路中rc延时环节的作用，该暂态维持一段时间又回到原来的稳态，暂稳态维持的时间取决于rc的参数值。
3.利用单稳态触发器的特性可以实现脉冲整形，脉冲定时等功能：脉冲整形是指利用单稳态触发器能产生一定宽度的脉冲这一特性，可以将过窄或过宽的输入脉冲整形成固定宽度的脉冲输出。
4.脉冲定时是指若将单稳态触发器的输出uo接至与门的一个输入脚，与门的另一个输入脚输入高频脉冲序列uf，单稳态触发器在输入负向窄脉冲到来时开始翻转，与门开启，允许高频脉冲序列通过与门，从其输出端u
o-and
输出，经过tpo定时时间后，单稳态触发器恢复稳态，与门关闭，禁止高频脉冲序列输出，由此实现了高频脉冲序列的定时选通功能。
5.逻辑门的平均延迟时间tpd反映了逻辑门的开关特性,是门电路开关速度的参数，它表示门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间. 也就是说，tpd越小，集成数字电路的工作速度就会越快。
6.利用逻辑门存在的平均延迟时间tpd，可以设计一种不采用rc延时电路的短脉冲单稳态触发器，在组合逻辑电路中，同一信号经不同的路径传输后，到达电路中某一会合点的时间有先有后，这种现象称为逻辑竞争，而因此产生输出干扰脉冲的现象称为冒险，可以利用竞争冒险现象设计一种很有用的短脉冲单稳态触发器，利用该短脉冲，可以实现如上所述的脉冲整形，脉冲定时等功能。
技术实现要素：7.本实用新型所要解决的技术问题是提供一种结构简单、技术新颖、使用可靠的高频脉冲序列定时选通电路。
8.为实现上述目的，本实用新型提供一种基于短脉冲单稳触发器的高频脉冲序列定时选通电路，其包括中低频输入脉冲信号u
i1
、高频脉冲信号u
i2
、与非门n1、与非门n2、与非门n3、与非门n4、与非门n5、与非门n6、与非门n7、输出脉冲信号uo，所述与非门n1的输入端短接，所述与非门n2的输入端短接，所述与非门n3的输入端短接，所述中低频输入脉冲信号u
i1
连接所述与非门n1的输入端，所述中低频输入脉冲信号u
i1
同时连接所述与非门n4的输入端13脚，所述与非门n1的输出端连接所述与非门n2的输入端，所述与非门n2的输出端连接所述与非门n3的输入端，所述与非门n3的输出端连接所述与非门n4的输入端12脚，所述与非门n5的输入端短接，所述与非门n4的输出端连接所述与非门n5的输入端，所述与非门n5的输出端连接所述与非门n6的输入端5脚，所述高频脉冲信号u
i2
连接所述与非门n6的输
入端4脚，所述与非门n7的输入端短接，所述与非门n6的输出端连接所述与非门n7的输入端，所述与非门n7的输出端输出所述输出脉冲信号uo。
附图说明
9.附图1、附图2、附图3用来提供对本实用新型的进一步理解，构成本技术的一部分，附图1 是由555定时器构成的单稳态触发器；附图2是基于短脉冲单稳触发器的高频脉冲序列定时选通电路；附图3是基于短脉冲单稳触发器的高频脉冲序列定时选通电路波形示意图。
具体实施方式
10.为了体现本实用新型所采用技术的新颖性，有必要首先介绍基于rc延时电路的单稳态触发器，以此作为对比，说明本新型采用技术的优点。
11.常见的单稳态触发器、双稳态触发器或无稳态多谐振荡器大多基于rc延时电路设计。
12.图1是由555定时器构成的单稳态触发器，图中r、c为单稳态触发器的定时元件，它们的连接点vc与定时器的阈值输入端（6脚）及输出端vo'（7脚）相连，单稳态触发器输出脉冲宽度tpo=1.1rc。
13.ri、ci构成输入回路的微分环节，用以使输入信号vi的负脉冲宽度tpi限制在允许的范围内，一般tpi》5r
ici
，通过微分环节，可使vi'的尖脉冲宽度小于单稳态触发器的输出脉冲宽度tpo，若输入信号的负脉冲宽度tpi本来就小于tpo，则微分环节可省略。
14.定时器复位输入端（4脚）接高电平，控制输入端vm（5脚）通过0.01uf接地，定时器输出端vo（3脚）作为单稳态触发器的单稳信号输出端。
15.由此可见，rc时间常数是指电阻电容组成的一个充放电的时间，也就是说给电容c充电后, c用r做为负载进行放电，c的放电所用的时间即rc时间常数， 在电阻、电容的电路中，它是电阻和电容的乘积。
16.以上由rc充放电电路构成的单稳态触发器技术非常成熟，但电路结构稍显复杂，而利用“竞争”、“冒险”现象构成的单稳态触发器就简单许多。
17.数字电路中的竞争与冒险出现在组合逻辑电路中，在组合逻辑电路中，同一信号经不同的路径传输后，到达电路中某一会合点的时间有先有后，这种现象称为逻辑竞争，而因此产生输出干扰脉冲的现象称为冒险。
18.这种基于竞争冒险的短脉冲单稳态触发器的高频脉冲序列定时选通电路如图2所示，从图中可以看到，这种短脉冲单稳态触发器包括中低频脉冲信号电路、高频脉冲信号电路、延时电路、短脉冲产生电路、倒相电路、高频脉冲序列的定时选通电路。
19.设计这种短脉冲单稳态触发器只需要四个与非门，其中三个与非门n
1、
n2、n3串联使用，用作时间延迟元件（输出脉冲宽度），这三个门也起输入信号的倒相器作用，倒相后的输入信号输入第四个与非门n4的一个输入端12脚，另外中低频输入脉冲信号u
i1
直接连接与非门n4的另一个输入端13脚，在稳定状态期间，当输入信号u
i1
是“0”或“1”时，与非门n4两个输入端接收不同的输入信号，0-1或1-0，这表明与非门n4输出将是稳定的高电平“1”，这种静态逻辑关系很好理解，但由于竞争冒险现象的存在，这种触发器的动态逻辑关系有特殊
的地方。
20.由于图2所示触发器有其特殊的连接关系，中低频脉冲u
i1
通过两个不同的电路路径，一条路径直接通到n4，另一条路径通过延迟倒相器n
1、
n2、n3然后到达n4，所以在输入脉冲信号ui的上升沿瞬间，由于直连的输入脉冲信号一定比倒相后的输入脉冲信号提前到达与非门n4，因此在一个很短的时间内，与非门n4的两个输入皆为高电平，n4输出只有这短短时刻可以由静态的状态“1”反转为“0”。
21.当u
i1
倒相后的“0”延迟到达后，与非门n4的输出又恢复为“1”，故这种没有rc延时电路的短脉冲单稳态触发器，其不稳状态（即我们需要的短脉冲）只能发生在输入信号上升沿瞬变期间。
22.可以这样详细解释，若输入信号u
i1
是低电平信号，n4的输入信号将是“0”和“1”（13脚是“0”，12脚是“1”）；若输入信号变“1”时，n4的13脚信号瞬间变化为“1”，由于n
1、
n2、n3的延迟，n3的输出（即n4的12脚）在输入信号u
i1
的上升沿瞬间，n4的两个输入变为“1”和“1”，这样在n4输出端上得到“0”，n4输出保持“0”的时间就是u
i1
上升沿通过延迟门的传输时间。
23.与非门每一门的典型传输延迟为11ns，因此输出脉冲约为30ns左右。
24.中低频输入信号u
i1
的下降沿瞬时触发器不会产生负向脉冲，因为在那瞬间，u
i1
变“0”，n4上的输入即为“0”和“0”，结果在n4输出端（触发器输出端）仍输出“1”，与静态时n4输出没有变化。
25.负向短脉冲信号产生示意图如图3之u
4-11
所示，其中u
4-11
表示与非门n4的11脚（输出端）信号，下文类似，不再赘述。
26.若想在触发器输出端（n4输出端）需要一个正向短脉冲，则可以附加一个倒相晶体三极管，但用ttl晶体管作倒相器并非好办法，因为这种ttl晶体管倒相器有可能对这种短脉冲（30ns）不响应。
27.若仍然希望倒相晶体三极管实现倒相，必须设法加大负向短脉冲宽度，那么就需要串联五个与非门来组成延迟倒相器，这样可使负向短脉冲宽度增加到50ns左右，这种展宽的短脉冲才可与ttl晶体管相容。
28.图2仍然采用三级倒相器实现短脉冲单稳态触发器，但不采用倒相晶体三极管实现倒相，负向短脉冲向正向短脉冲的转换由与非门n5实现，n5的两个输入端短接，相当于一个反相器。
29.与非门n7的两个输入端短接，与非门n6的输出端连接n7的输入端，n6与n7串联相当于一个与门，高频脉冲信号u
i2
输入与非门n6的输入端4脚，n5的输出端（3脚，正向窄脉冲输出端）连接n6的输入端5脚。
30.单稳态触发器的输出负向窄脉冲经n5倒相为正向窄脉冲，输入到n6的5脚，与门（n6与n7串联相当于一个与门）开启，允许高频脉冲序列u
i2
通过与门，从其输出端uo输出，经过tpo定时时间后，单稳态触发器恢复稳态，与门关闭，禁止高频脉冲序列输出，由此实现了高频脉冲序列的定时选通功能，示意图如图3的uo所示。
31.图2电路中，与非门n1~n4属于ic1，n5~n7属于ic2，ic1、ic2的型号皆为74ls00。
32.本文没有利用常见的rc触发器设计思路，而是巧妙利用竞争、冒险现象实现了短脉冲单稳态触发器的设计，这种没有阻容网络参与的触发器的缺点是只能采用增加延迟倒相器的与非门的个数来实现短脉冲脉宽的修改，短脉冲展宽的方法过于单一，而且短脉冲
的宽度不能超过中低频输入脉冲信号ui的脉冲宽度，这是这种设计思路的缺点。
技术特征：1.基于短脉冲单稳触发器的高频脉冲序列定时选通电路，其特征在于：所述定时选通电路包括中低频输入脉冲信号u
i1
、高频脉冲信号u
i2
、与非门n1、与非门n2、与非门n3、与非门n4、与非门n5、与非门n6、与非门n7、输出脉冲信号uo，所述与非门n1的输入端短接，所述与非门n2的输入端短接，所述与非门n,3的输入端短接，所述中低频输入脉冲信号u
i1
连接所述与非门n1的输入端，所述中低频输入脉冲信号u
i1
同时连接所述与非门n4的输入端13脚，所述与非门n1的输出端连接所述与非门n2的输入端，所述与非门n2的输出端连接所述与非门n3的输入端，所述与非门n3的输出端连接所述与非门n4的输入端12脚，所述与非门n5的输入端短接，所述与非门n4的输出端连接所述与非门n5的输入端，所述与非门n5的输出端连接所述与非门n6的输入端5脚，所述高频脉冲信号u
i2
连接所述与非门n6的输入端4脚，所述与非门n7的输入端短接，所述与非门n6的输出端连接所述与非门n7的输入端，所述与非门n7的输出端输出所述输出脉冲信号uo。
技术总结本实用新型公开了一种基于短脉冲单稳触发器的高频脉冲序列定时选通电路，与非门N1、与非门N2、与非门N3、与非门N5、与非门N7的输入端皆短接，中低频脉冲信号U
技术研发人员：崔建国 宁永香 崔燚
受保护的技术使用者：山西工程技术学院
技术研发日：2021.12.06
技术公布日：2022/7/5
