1.本公开总体涉及背面二极管设计。
背景技术：2.单光子雪崩二极管(spad)是一种固态光电检测器，其具有反向偏置的p-n结，该反向偏置的p-n结可以在很宽的电磁频谱范围内用入射辐射照射。当反向偏置的p-n结接收到额外的载流子，例如由入射辐射生成的载流子时，可以触发雪崩过程。例如，为了检测具有低强度的辐射，p-n结被偏置为高于其击穿电压，从而允许单光子生成的载流子触发可以被检测的雪崩电流。在这种模式下工作的图像传感器被称为单光子雪崩二极管(spad)图像传感器。
技术实现要素：3.根据本公开的第一方面，提供了一种半导体器件，包括：第一管芯，包括：第一电介质层；光电二极管，位于所述第一电介质层的第一侧上并包括第一电极和第二电极，其中，所述第一电极的极性与所述第二电极的极性相反；第一互连结构，被包围在所述第一电介质层中并连接到所述第一电极；第二互连结构，位于所述第一电介质层中并连接到所述第二电极，其中，所述第二互连结构延伸至所述第一电介质层的第二侧，并且所述第一电介质层的第二侧与第一侧相反；以及第三互连结构，位于所述第一电介质层中并延伸至所述第一电介质层的第二侧；以及第二管芯，包括：第二电介质层，与所述第一电介质层的第二侧接触；以及第四互连结构，位于所述第二电介质层中并延伸至所述第二电介质层的一侧，其中，所述第四互连结构连接所述第二互连结构和所述第三互连结构。
4.根据本公开的第二方面，提供了一种半导体器件，包括：第一管芯，包括：第一电介质层；光电二极管，位于所述第一电介质层的第一侧上并包括第一电极和第二电极，其中，所述第一电极的极性与所述第二电极的极性相反；第一互连结构，被包围在所述第一电介质层中并连接到所述第一电极；第二互连结构，位于所述第一电介质层中并连接到所述第二电极；以及第三互连结构，位于所述第一电介质层中；第二管芯，包括：第二电介质层；以及第四互连结构，位于所述第二电介质层中，其中，所述第二电介质层与所述第一电介质层的第二侧接触，所述第一电介质层的第二侧与第一侧相反；第一通孔，位于所述第一电介质层和所述第二电介质层中并连接到所述第二互连结构和所述第四互连结构；以及第二通孔，位于所述第一电介质层和所述第二电介质层中并连接到所述第三互连结构和所述第四互连结构。
5.根据本公开的第三方面，提供了一种用于形成半导体器件的方法，包括：在第一管芯上形成第一电介质层、光电二极管、第一互连结构、第二互连结构和第三互连结构，其中：所述光电二极管位于所述第一电介质层的第一侧上，并且包括第一电极和第二电极，其中，所述第一电极的极性与所述第二电极的极性相反；所述第一互连结构形成在所述第一电介质层内并连接到所述第一电极，其中，所述第一互连结构不延伸至所述第一电介质层的第
二侧，所述第一电介质层的第二侧与第一侧相反；所述第二互连结构形成在所述第一电介质层中并连接到所述第二电极，其中，所述第二互连结构延伸至所述第一电介质层的第二侧；以及所述第三互连结构形成在所述第一电介质层中并延伸至所述第一电介质层的第二侧；在第二管芯上形成第二电介质层并且在所述第二电介质层中形成第四互连结构，其中，所述第四互连结构延伸至所述第二电介质层的一侧；以及在所述第一电介质层的第二侧和所述第二电介质层的所述一侧处将所述第一管芯接合到所述第二管芯，其中，所述第四互连结构连接所述第二互连结构和所述第三互连结构。
附图说明
6.在结合附图阅读时，可以通过下面的具体实施方式来最佳地理解本公开的各方面。
7.图1示出了根据一些实施例的半导体器件的部分截面图，该半导体器件包括通过互连结构接合到第二管芯的第一管芯，该互连结构被包含在第一管芯内。
8.图2示出了根据一些实施例的另一半导体器件的部分截面图，该半导体器件包括通过互连结构接合到第二管芯的第一管芯，该互连结构被包含在第一管芯内。
9.图3是根据一些实施例的用于形成半导体器件的方法的流程图，该半导体器件包括通过互连结构接合到第二管芯的第一管芯，该互连结构被包含在第一管芯内。
10.图4-图12示出了根据一些实施例的半导体器件在其制造工艺的各个阶段的俯视图和截面图，该半导体器件具有通过互连结构接合到第二管芯的第一管芯，该互连结构被包含在第一管芯内。
11.现在将参考附图来描述说明性实施例。在附图中，相似的附图标记通常表示相同的、功能相似的和/或结构相似的元件。
具体实施方式
12.下面的公开内容提供了用于实现所提供主题的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅是示例而不旨在进行限制。例如，在下面的描述中，在第二特征之上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可在第一特征和第二特征之间形成附加特征使得第一特征和第二特征可不直接接触的实施例。如本文所使用的，在第二特征上形成第一特征意味着第一特征被形成为与第二特征直接接触。此外，本公开可以在各个示例中重复附图标记和/或字母。这种重复本身并不表示所讨论的各种实施例和/或配置之间的关系。
13.此外，为了便于描述，在本文中可以使用空间相关术语，例如，“之下”、“低于”、“下”、“高于”、“上”等，来描述如图中所示的一个元素或特征相对于另一个(一些)元素或特征的关系。除了图中所示的朝向之外，空间相关术语还旨在涵盖器件在使用或操作中的不同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文使用的空间相关描述符可以类似地进行相应解释。
14.注意，说明书中对“一个实施例”、“实施例”、“示例实施例”、“示例性”等的引用表明所描述的实施例可以包括特定的特征、结构或特性，但每个实施例不一定包括特定的特
征、结构或特性。此外，这些短语不一定指代相同的实施例。此外，当结合实施例来描述特定的特征、结构或特性时，无论是否明确描述，结合其他实施例来实现这种特征、结构或特性都在本领域技术人员的知识范围内。
15.应当理解，本文中的措辞或术语是出于描述而非限制的目的，使得本说明书的术语或措辞将由(一个或多个)相关领域的技术人员根据本文的教导来解释。
16.在一些实施例中，术语“大约”和“基本上”可以表明给定量的值在该值的5％范围内变化(例如，该值的
±
1％、
±
2％、
±
3％、
±
4％、
±
5％)。这些值仅仅是示例而不是限制性的。术语“大约”和“基本上”可以指代(一个或多个)相关领域的技术人员根据本文的教导来解释的值的百分比。
17.数码相机和光学成像设备采用图像传感器。图像传感器将光学图像转换为可以被表示为数字图像的数字数据。图像传感器可以包括像素传感器的阵列，这些像素传感器是用于将光学图像转换为电信号的单元设备。像素传感器可以包括电荷耦合器件(ccd)或互补金属氧化物半导体(cmos)器件。
18.单光子雪崩二极管(spad)图像传感器可以检测具有非常低强度的入射辐射(例如，单光子)。spad图像传感器包括排列成阵列的多个spad单元。spad单元可以包括p-n结和用于图像信号处理和操作的相关电路。相关电路可以包括用于处理来自spad的图像信号的核心电路和用于传递图像信号的输入/输出(i/o)电路。在成像过程中，p-n结可以被反向偏置为处于高电压(例如，从约15v到约40v)，该高电压可以高于p-n结的击穿电压。在图像信号处理过程中，核心电路的工作电压可以在约0.5v到约1.5v的范围内，并且i/o电路的工作电压可以在约2.5v到约3.0v的范围内。结果，spad的相关电路可以在低电压(例如，从约0.5v到约3.0v)下工作。
19.图像传感器可以制造在晶圆或衬底上，晶圆或衬底在制造过程之后可以被切割成单独的管芯。每个管芯可以包括一个图像传感器。正面照明(fsi)spad图像传感器将spad和相关图像信号处理(isp)电路集成在单个管芯上。fsi spad图像传感器的p-n结和相关电路以横向、并排的方式布置，并且可以与cmos制造工艺兼容。fsi spad图像传感器在同一管芯上处理高压操作(例如，将spad反向偏置到约30v)和低压操作(例如，处理大约1v的图像信号)两者。然而，fsi spad图像传感器的横向布置会消耗大量的管芯面积并限制fsi spad图像传感器的进一步按比例缩小。此外，处理高压操作的器件的设计规则可以不同于处理低压操作的器件的设计规则。在fsi spad图像传感器的设计过程中需要考虑这些不同的设计规则。此外，在制造和/或操作过程中可能会出现诸如电介质击穿和信号干扰之类的问题。
20.背面照明(bsi)spad图像传感器可以具有：位于传感器管芯上的spad阵列，以及位于专用集成电路(asic)管芯上的相关电路。bsi spad图像传感器的互连结构的高压布线可能穿过传感器管芯和asic管芯两者，给电路设计和制造带来问题。
21.本公开的各种实施例提供了示例bsi spad图像传感器以及用于制造示例bsi spad图像传感器的示例方法，该示例bsi spad图像传感器具有通过高压互连结构接合到asic管芯的传感器管芯，该高压互连结构被包含在传感器管芯内。根据一些实施例，传感器管芯的第一电介质层可以接合到asic管芯的第二电介质层。传感器管芯可以包括位于第一电介质层的第一侧上的spad阵列。spad阵列中的spad可以包括第一电极和第二电极(例如，阴极和阳极)。第一电介质层中的第一互连结构可以将第一电极连接到提供高电压(例如，
从约15v到约40v)的高压电源。第一电介质层中的第二互连结构可以连接到第二电极。第一电介质层中的第三互连结构可以连接到asic管芯上的第二电介质层中的第四互连结构。提供低电压(例如，从约0.5v到约3.0v)的低压电源可以连接到第三互连结构并且可以提供给asic管芯上的相关电路。第四互连结构也可以连接到第二互连结构。第二互连结构和第四互连结构可以将asic管芯上的相关电路连接到spad的第二电极。在一些实施例中，相关电路可以使用传感器管芯和asic管芯之间的混合接合连接到第二电极和低压电源。在一些实施例中，相关电路可以使用通孔(through via)连接到第二电极和低压电源。在一些实施例中，bsi spad图像传感器还可以包括覆盖spad的微透镜以提高器件性能。第一互连结构的高压布线可以保留在传感器管芯中。asic管芯可以没有高压布线，并且可能无法处理高压操作。结果，在一些实施例中，asic管芯不包括高压布线，并且asic管芯的开发可以避免高压金属验证和演示的进一步鉴定工作，这可以减少bsi spad图像传感器的开发周期时间。此外，相比于使用限制性金属规则(例如，与更小的技术节点相关联，例如低于约45nm)在asic管芯上处理高压和低压金属布线两者，使用不同的金属规则(例如，与更大的技术节点相关联，例如高于约45nm)在传感器管芯上处理高压金属布线可以降低制造成本。
22.图1示出了根据一些实施例的半导体器件100的部分截面图，该半导体器件100包括通过高压互连结构接合到第二管芯100-2的第一管芯100-1，该高压互连结构被包含在第一管芯100-1内。在一些实施例中，图1的部分截面图可以示出接合到asic管芯的传感器管芯。在一些实施例中，第一管芯100-1可以包括衬底102-1、第一电介质层106、第一电介质层106上的spad 103以及spad 103上的钝化层104。第一管芯100-1还可以包括第一电介质层106中的第一互连结构112、第二互连结构114和第三互连结构116。第一互连结构112可以连接到提供高电压(例如，从约15v到约40v)的高压电源110。第三互连结构116可以连接到提供低电压(例如，从约0.5v到约3.0v)的低压电源120。第二管芯100-2可以包括衬底102-2、第二电介质层108、相关电路122以及第二电介质层108中的第四互连结构118。
23.衬底102-1和102-2可以各自包括半导体材料，例如硅和锗。在一些实施例中，衬底102-1和102-2可以包括晶体硅衬底(例如，晶圆)。在一些实施例中，衬底102-1和102-2可以包括(i)元素半导体，例如锗；(ii)化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；(iii)合金半导体，包括碳化硅锗、硅锗、磷化镓砷、磷化镓铟、砷化镓铟、磷化镓铟砷、砷化铝铟和/或砷化铝镓；(iv)其组合。在一些实施例中，衬底102-1和102-2可以包括相同的半导体材料。在一些实施例中，衬底102-1和102-2可以包括彼此不同的半导体材料。此外，衬底102-1和102-2可以根据设计要求(例如，p型衬底或n型衬底)进行掺杂。在一些实施例中，衬底102-1和102-2可以包括硅，并且可以掺杂有p型掺杂剂(例如，硼、铟、铝或镓)或n型掺杂剂(例如，磷或砷)。
24.参考图1，spad 103可以设置在第一电介质层106的第一侧106s1上的衬底102-1中。spad 103可以包括第一电极105和第二电极107。第二电极107的极性可以与第一电极105的极性相反。在一些实施例中，第一电极105可以是阴极，并且第二电极107可以是阳极。在一些实施例中，第一电极105可以是阳极，并且第二电极107可以是阴极。在一些实施例中，第一电极105可以是n型掺杂的，并且第二电极107可以是p型掺杂的。在一些实施例中，第一电极105可以是p型掺杂的，并且第二电极107可以是n型掺杂的。形成在第一电极105和第二电极107的界面处的p-n结可以被反向偏置以用于成像过程。在一些实施例中，在成像
过程中，可以将第一电极105偏置为处于高于spad 103的击穿电压的高电压(例如，从约15v到约40v)，以用于单光子检测。在一些实施例中，spad 103可以是图像传感器的像素。spad 103的面积可以在约50
×
50μm2至约70
×
70μm2的范围内。
25.钝化层104可以设置在衬底102-1和spad 103上。在一些实施例中，钝化层104可以包括电介质材料，例如氧化硅(sio
x
)、氮氧化硅(sion)、氮化硅(sin
x
)、碳氧化硅(sioc)、碳氮氧化硅(siocn)及其组合。钝化层104可以钝化衬底102-1的表面并且允许光子穿过到spad 103。在一些实施例中，钝化层104可以具有沿z轴、范围为约400nm到约800nm的垂直尺寸104t(例如，厚度)。如果垂直尺寸104t小于约400nm，则衬底102-1的表面可能不会被钝化层104钝化。如果垂直尺寸104t大于约800nm，则光子可能需要更多时间来穿过钝化层104并且可能影响半导体器件100的散热。
26.如图1所示，第一电介质层106的第二侧106s2接合到第二电介质层108的第一侧108s1。第二侧106s2与第一侧106s1相反。在一些实施例中，第一电介质层106和第二电介质层108可以包括电介质材料，例如sio
x
、sion、sin
x
、sioc、siocn及其组合。在一些实施例中，第一电介质层106和第二电介质层108可以包括相同的电介质材料。在一些实施例中，第一电介质层106和第二电介质层108可以包括彼此不同的电介质材料。在一些实施例中，第一电介质层106和第二电介质层108可以包括电介质层的堆叠并且可以将第一管芯100-1接合到第二管芯100-2。在一些实施例中，在将第一电介质层106的第二侧106s2接合到第二电介质层108的第一侧108s1之后，第四互连结构118可以接合并电连接到第二互连结构114和第三互连结构116。第一管芯100-1和第二管芯100-2之间的接合可以包括第一电介质层106和第二电介质层108之间的电介质对电介质接合以及第二互连结构114、第三互连结构116和第四互连结构118之间的金属对金属接合，第一管芯100-1和第二管芯100-2之间的接合可以称为“混合接合”。在一些实施例中，电介质对电介质接合可以包括氧化物对氧化物接合。在一些实施例中，第一电介质层106可以具有沿z轴、范围为约2μm至约8μm的垂直尺寸106t(例如，厚度)。第二电介质层108可以具有沿z轴、范围为约2μm到约8μm的垂直尺寸108t(例如，厚度)。
27.参考图1，第一互连结构112、第二互连结构114和第三互连结构116可以在第一电介质层106中，并且第四互连结构118可以在第二电介质层108中。在一些实施例中，第一互连结构112、第二互连结构114、第三互连结构116和第四互连结构118中的每一个可以包括一个或多个金属线和/或金属过孔。第一互连结构112、第二互连结构114、第三互连结构116和第四互连结构118可以包括铝(al)、氮化钛(tin)、氮化钽(tan)、钨(w)、铜(cu)和其他合适的导电材料。第一互连结构112、第二互连结构114、第三互连结构116和第四互连结构118可以将spad 103和相关电路122分别连接到高压电源110和低压电源120。
28.第一互连结构112可以连接到第一电极105。第二互连结构114可以连接到第二电极107并且可以延伸到第一电介质层106的第二侧106s2。第三互连结构116可以延伸到第一电介质层106的第二侧106s2。第四互连结构118可以延伸到第二电介质层108的第一侧108s1并且可以连接到第二互连结构114和第三互连结构116。在一些实施例中，可以通过第一互连结构112向第一电极105提供高电压(例如，从约15v到约40v)。
29.根据一些实施例，第一互连结构112可以保留在第一管芯100-1的第一电介质层106中并且不穿过第二管芯100-2。因此，第一电介质层106可以包围第一互连结构112并且
第一互连结构的高压布线可以被限制在第一管芯100-1中，并且第二管芯100-2可以没有高压布线并且可以不处理高压操作。结果，在一些实施例中，第二管芯100-2不包括高压布线，并且在第二管芯100-2上开发相关电路122可以避免高压金属验证和演示的进一步鉴定工作，这可以减少半导体器件100的开发周期时间。此外，相比于使用限制性金属规则(例如，与更小的技术节点相关联，例如低于约45nm)在第二管芯100-2上处理高压和低压金属布线两者，使用不同的金属规则(例如，与更大的技术节点相关联，例如高于约45nm)在第一管芯100-1上处理高压金属布线可以降低制造成本。
30.如图1所示，相关电路122可以设置在第二电介质层108的第二侧108s2上并连接到第四互连结构118。第二侧108s2与第一侧108s1相反。在一些实施例中，相关电路122可以包括一个或多个器件，例如mosfet、finfet、栅极全环绕(gaa)fet、其他有源器件、无源器件以及用于连接一个或多个器件的互连。相关电路122的一些器件可以形成i/o电路以将图像信号从spad 103传送到相关电路122，并且控制从相关电路122到spad 103的信号。相关电路122的一些器件可以形成核心电路以处理来自spad 103的图像信号并控制spad 103。在相关电路122中，核心电路的工作电压可以在约0.5v到约1.5v的范围内，并且i/o电路的工作电压可以在约2.5v到约3.0v的范围内。第三互连结构116和第四互连结构118可以将相关电路122连接到提供低电压(例如，从约0.5v到约3.0v)的低压电源。在一些实施例中，当spad 103未在操作中使用时，相关电路122可以将第二电极107偏置为处于接地电压(例如，0v)。在一些实施例中，相关电路122可以将第二电极107偏置为处于来自低压电源120的电压。并且第一电极105可以被偏置为处于来自高压电源110的负的高电压。因此，第一电极105和第二电极107之间的电压差可以高于spad 103和反向偏置spad 103的击穿电压以检测入射光子。
31.参考图1，半导体器件100还可以包括第一焊盘109和第二焊盘111。第一焊盘109可以连接到第一互连结构112。高压电源110可以提供高电压(例如，从约15v到约40v)。第一焊盘109和第一互连结构112可以将来自高压电源110的高电压提供给spad 103的第一电极105。第二焊盘111可以连接到第三互连结构116。低压电源120可以提供低电压(例如，从约0.5v到约3.0v)。第二焊盘111、第三互连结构116和第四互连结构118可以将来自低压电源120的低电压提供给相关电路122。在一些实施例中，第一焊盘109和第二焊盘111可以包括al、tin、tan、w、cu、铝铜(alcu)和其他合适的导电材料。
32.图2示出了根据一些实施例的另一半导体器件200的部分截面图，该半导体器件200包括通过高压互连结构接合到第二管芯200-2的第一管芯200-1，该高压互连结构被包含在第一管芯200-1中。在一些实施例中，第一管芯200-1可以包括衬底202-1、第一电介质层206、第一电介质层206上的spad 203和spad 203上的钝化层204。第一管芯200-1还可以包括在第一电介质层206中的第一互连结构212、第二互连结构214和第三互连结构216。第一互连结构212可以连接到提供高电压(例如，从约15v到约40v)的高压电源210。第三互连结构216可以连接到提供低电压(例如，从约0.5v到约3.0v)的低压电源220。第二管芯200-2可以包括衬底202-2、第二电介质层208、相关电路222以及第二电介质层208中的第四互连结构218。第一管芯200-1和第二管芯200-2可以通过第一电介质层206和第二电介质层208的电介质对电介质接合来接合。第一管芯200-1和第二管芯200-2可以通过第一通孔224和第二通孔226连接。
33.衬底202-1和202-2可以各自包括类似于衬底102-1和102-2的半导体材料。在一些实施例中，衬底202-1和202-2可以包括相同的半导体材料。在一些实施例中，衬底202-1和202-2可以包括彼此不同的半导体材料。spad 203可以位于第一电介质层206的第一侧206s1上并且可以包括第一电极205和第二电极207，类似于spad 103。钝化层204可以包括类似于钝化层104的电介质材料。钝化层204可以钝化衬底202-1的表面并且允许光子穿过到spad 203。第一电介质层206和第二电介质层208可以包括类似于第一电介质层106和第二电介质层108的电介质材料。第一互连结构212、第二互连结构214、第三互连结构216和第四互连结构218可以包括一个或多个金属线和/或金属过孔。第一互连结构212、第二互连结构214、第三互连结构216和第四互连结构218可以包括类似于第一互连结构112、第二互连结构114、第三互连结构116和第四互连结构118的导电材料。相关电路222可以包括类似于相关电路122的一个或多个器件，例如mosfet、finfet、gaa fet、其他有源器件、无源器件以及用于连接一个或多个器件的互连。相关电路222的一些器件可以形成i/o电路以将图像信号从spad 203传递到相关电路222并且控制从相关电路222到spad 203的信号。相关电路222的一些器件可以形成核心电路以处理来自spad 203的图像信号并控制spad 203。
34.参考图2，第一互连结构212可以连接到第一电极205。第二互连结构214可以连接到第二电极207和第一通孔224。第三互连结构216可以在第一电介质层206中并且连接到第二通孔226。第一电介质层206可以包围第一互连结构212、第二互连结构214和第三互连结构216。第四互连结构218可以位于第二电介质层208中并且可以连接到第一通孔224和第二通孔226。通孔224可以通过第四互连结构218和相关电路222连接到通孔226。在一些实施例中，高压电源210可以通过第一互连结构212向第一电极205提供高电压(例如，从约15v到约40v)。第一电介质层206的第二侧206s2接合到第二电介质层208的第一侧208s1。第二侧206s2与第一侧206s1相反。第二电介质层208的第二侧208s1上的相关电路222可以通过第四互连结构218、第一通孔224和第二互连结构214连接到spad 203的第二电极207。第二侧208s2与第一侧208s1相反。相关电路222也可以通过第四互连结构218、第二通孔226和第三互连结构216连接到低压电源220。
35.在一些实施例中，第一通孔224和第二通孔226可以包括al、tin、tan、w、cu、alcu和其他合适的导电材料。在一些实施例中，如图2所示，第一通孔224可以包括顶部224-1和底部224-2。第二通孔226可以包括顶部226-1和底部226-2。顶部224-1和226-1可以设置得高于第二互连结构214和第三互连结构216。底部224-2和226-2可以设置在第四互连结构218与第二互连结构214和第三互连结构216之间。底部224-2和226-2可以连接到第二互连结构214、第三互连结构216和第四互连结构218。在一些实施例中，顶部224-1和226-1可以具有沿x轴、在从约2μm到约6μm的范围内的相应水平尺寸224t1和226t1(例如，直径)。底部224-2和226-2可以具有沿x轴、在从约0.5μm到约2μm的范围内的相应水平尺寸224t2和226t2(例如，直径)。
36.图3是根据一些实施例的用于形成半导体器件100的示例方法300的流程图，该半导体器件100包括通过高压互连结构接合到第二管芯100-2的第一管芯100-1，该高压互连结构被包含在第一管芯100-1中。方法300可以不限于形成半导体器件100和200并且可以适用于其他bsi spad图像传感器和制造工艺。可以在方法300的各种操作之间执行附加工艺并且可以仅仅为了清楚和便于描述而省略附加工艺。可以在方法300之前、期间和/或之后
提供附加工艺；本文简要描述了这些附加工艺中的一个或多个。此外，并非所有操作都可能需要执行本文提供的公开内容。此外，一些操作可以同时执行或以不同于图3所示的顺序执行。在一些实施例中，除了当前描述的操作之外或代替当前描述的操作，可以执行一个或多个其他操作。
37.出于说明的目的，图3中示出的操作将参考用于形成如图4-图12中示出的半导体器件100的示例制造工艺来描述。图4-图12示出了根据一些实施例的在其制造工艺的各个阶段的半导体器件100，该半导体器件100具有通过高压互连结构接合到第二管芯100-2的第一管芯100-1，该高压互连结构被包含在第一管芯100-1内。图4-图12中的元素与图1中的元素具有相同的注释，如上所述。
38.参考图3，方法300开始于操作310，在第一管芯上形成第一电介质层、光电二极管、第一互连结构、第二互连结构和第三互连结构的过程。例如，如图4和图5所示，可以在第一管芯100-1上形成第一电介质层106、spad 103、第一互连结构112、第二互连结构114和第三互连结构116。图4和图5分别示出了根据一些实施例的第一管芯100-1的部分俯视图和部分截面图。如图4所示，spad阵列403可以包括一个或多个spad 103的阵列。在一些实施例中，图4和图5的部分俯视图和部分截面图可以示出用于检测入射光子的传感器芯片。
39.在一些实施例中，如图4和图5所示，spad 103可以形成在第一管芯100-1的衬底102-1上。在一些实施例中，衬底102-1可以是具有第一导电类型和第一掺杂浓度的体半导体晶圆的一部分。例如，衬底102-1可以是轻掺杂有p型掺杂剂或轻掺杂有n型掺杂剂的硅晶圆的一部分。spad 103可以通过形成一系列掺杂区域而形成在衬底102-1上。例如，spad 103可以通过为第一电极105掺杂第二导电类型的第一区域和为第二电极107掺杂第一导电类型的第二区域来形成。在一些实施例中，第二区域可以在第一区域中，如图5所示。第二导电类型可以与第一导电类型相反。例如，衬底102-1可以轻掺杂有n型掺杂剂，第一电极105可以掺杂有p型掺杂剂，并且第二电极107可以掺杂有n型掺杂剂。在一些实施例中，第一电极105和第二电极107可以分别具有高于衬底102-1的第一掺杂浓度的第二掺杂浓度和第三掺杂浓度。在一些实施例中，第一电极105和第二电极107可以使用包括光致抗蚀剂的图案化掩模层通过离子注入工艺来选择性地掺杂。在一些实施例中，第一电极105可以具有第一极性并且第二电极107可以具有与第一极性相反的第二极性。例如，第一电极105可以是阴极并且第二电极107可以是阳极。在一些实施例中，spad 103的第一电极105可以被反向偏置为处于高电压(例如，从约15v到约40v)以允许单光子生成的载流子触发可以被检测的雪崩电流。
40.在形成spad 103之后，可以在衬底102-1和spad 103上形成第一电介质层106。在一些实施例中，第一电介质层106可以通过物理气相沉积(pvd)、化学气相沉积(cvd)、可流动化学气相沉积(fcvd)和其他合适的沉积方法而沉积在衬底102-1和spad 103上。在一些实施例中，第一电介质层106可以包括电介质材料，例如sio
x
、sion、sin
x
、sioc、siocn及其组合。在一些实施例中，第一电介质层106可以包括一层或多层电介质材料。
41.在形成第一电介质层106之后可以在第一电介质层106中形成第一互连结构112、第二互连结构114和第三互连结构116。在一些实施例中，可以蚀刻第一电介质层106以形成过孔洞和/或金属沟槽。可以用导电材料填充过孔洞和金属沟槽以形成用于第一互连结构112、第二互连结构114和第三互连结构116的金属过孔和金属线。在一些实施例中，金属过
孔和金属线可以逐层形成，并且每一层可以形成在第一电介质层106的电介质材料层中。在一些实施例中，第一互连结构112、第二互连结构114和第三互连结构116的金属过孔和金属线可以使用沉积工艺和/或镀敷工艺(例如，电镀、化学镀等)形成。在一些实施例中，第一互连结构112、第二互连结构114和第三互连结构116中的每一个可以包括一层或多层金属线和/或金属过孔。第一互连结构112、第二互连结构114和第三互连结构116可以包括al、tin、tan、w、cu和其他合适的导电材料。
42.在第一电介质层106中形成第一互连结构112、第二互连结构114和第三互连结构116之后，spad 103可以具有位于第一电介质层106的第一侧106s1上的第一电极105和第二电极107。第一互连结构112可以连接到第一电极105。第二互连结构114可以连接到第二电极107并且可以延伸到第一电介质层106的第二侧106s2。第三互连结构116可以延伸到第一电介质层106的第二侧106s2。在一些实施例中，在第二侧106s2上，第二互连结构114的顶部金属接触件114t的顶表面可以与第一电介质层106的顶表面对准。在第二侧106s2上，第三互连结构116的顶部金属接触件116t的顶表面可以与第一电介质层106的顶表面对准。在一些实施例中，顶部金属接触件114t和116t可以用作接合焊盘并且可以包括再分布层(rdl)。
43.参考图3，在操作320中，可以在第二管芯上形成第二电介质层并且在第二电介质层中形成第四互连结构。例如，如图6和图7所示，第二电介质层108和第二电介质层108中的第四互连结构118可以形成在第二管芯100-2上。图6和图7分别示出了根据一些实施例的第二管芯100-2的部分俯视图和局部截面图。如图6所示，用于图像信号处理的相关电路122可以形成在衬底102-2上。在一些实施例中，衬底102-2可以是体半导体晶圆(例如，硅晶圆)的一部分。在一些实施例中，图6和图7的部分俯视图和部分截面图可以示出用于处理来自传感器管芯的图像信号的asic管芯。
44.在一些实施例中，相关电路122可以形成在衬底102-2上并且可以包括一个或多个器件，例如mosfet、finfet、gaa fet、其他有源器件和无源器件。相关电路122的一些器件可以形成i/o电路以将来自spad 103的图像信号传送到相关电路122，并将来自相关电路122的控制信号传送到spad 103。相关电路122的一些器件可以形成核心电路以处理来自spad 103的图像信号并控制spad 103。
45.在形成相关电路122之后，可以在衬底102-2和相关电路122上形成第二电介质层108。在一些实施例中，第二电介质层108可以通过pvd、cvd、fcvd和其他合适的沉积方法而沉积在衬底102-2和相关电路122上。在一些实施例中，第二电介质层108可以包括与第一电介质层106相似或不同的电介质材料。在一些实施例中，第二电介质层108可以包括一层或多层电介质材料。
46.在形成第二电介质层108之后可以形成第四互连结构118。在一些实施例中，可以蚀刻第二电介质层108以形成过孔洞和/或金属沟槽。可以用导电材料填充过孔洞和金属沟槽以形成第四互连结构118的金属过孔和金属线。在一些实施例中，金属过孔和金属线可以逐层形成，并且每一层可以形成在第二电介质层108的电介质材料层中。在一些实施例中，第四互连结构118的金属过孔和金属线可以使用类似于第一互连结构112、第二互连结构114和第三互连结构116的沉积工艺和/或镀敷工艺(例如，电镀、化学镀等)来形成。在一些实施例中，第四互连结构118可以包括一层或多层金属线和/或金属过孔。第四互连结构118可以包括类似于第一互连结构112、第二互连结构114和第三互连结构116的导电材料。
47.在一些实施例中，第四互连结构118可以形成在第二电介质层108中并且可以延伸到第二电介质层108的第一侧108s1。在一些实施例中，在第一侧108s1上，第四互连结构118的两个顶部金属接触件118t的顶表面可以与第二电介质层108的顶表面对准。在一些实施例中，顶部金属接触件118t可以用作接合焊盘并且可以包括rdl。在第二电介质层108的第二侧108s2上，第四互连结构118可以连接到相关电路122。
48.参考图3，在操作330中，将第一电介质层接合到第二电介质层并且第四互连结构连接第二和第三互连结构。例如，如图8和图9所示，第一电介质层106可以接合到第二电介质层108并且第四互连结构118可以连接第二互连结构114和第三互连结构116。在一些实施例中，具有第一管芯100-1的第一半导体晶圆可以被翻转并放置在具有第二管芯100-2的第二半导体晶圆上。第二电介质层108的第一侧108s1可以与第一电介质层106的第二侧106s2接触，并且顶部金属接触件114t、116t与118t可以对准以使顶部金属接触件114t、116t与118t直接接触。在一些实施例中，接合工艺可以形成混合接合，包括金属对金属接合和电介质对电介质接合。两个顶部金属接触件118t可以与顶部金属接触件114t和116t接合在一起以形成金属对金属接合。第二电介质层108的第一侧108s1可以与第一电介质层106的第二侧106s2接合以形成电介质对电介质接合。在一些实施例中，电介质对电介质接合可以是氧化物对氧化物接合。在一些实施例中，接合工艺可以在第二电介质层108的第一侧108s1和第一电介质层106的第二侧106s2上使用中间接合氧化物层(未示出)。通过混合接合，第一管芯100-1上的spad 103可以通过第二互连结构114和第四互连结构118耦合到第二管芯100-2上的相关电路122。
49.在一些实施例中，如图2所示，第二互连结构214、第三互连结构216和第四互连结构218可以不延伸到第一电介质层206和第二电介质层208的顶表面。第一管芯200-1和第二管芯200-2的接合可以在第一电介质层206和第二电介质层208之间形成电介质对电介质接合。如图2所示，第一通孔224和第二通孔226可以形成在第一电介质层206和第二电介质层208中，以将第一管芯200-1上的spad 203和低压电源220耦合到第二管芯200-2上的相关电路222。
50.如图10所示，在第一电介质层106和第二电介质层108的接合之后可以去除第一电介质层106的第一侧106s1上的第一管芯100-1的一部分并且在第一侧106s1上形成钝化层104。可以去除衬底102-1的一部分以允许入射光子穿过衬底102-1到达spad 103。在一些实施例中，衬底102-1可以通过机械研磨、化学机械抛光(cmp)、蚀刻和/或其他合适的方法来减薄。在一些实施例中，如图10所示，衬底102-1可以被减薄以具有高于spad 103的、范围为约1nm到约100nm的厚度102-1t。在一些实施例中，衬底102-1可以被减薄以暴露spad 103(未示出)。在去除衬底102-1的一部分之后，可以在衬底102-1上形成钝化层104和并且在第一侧106s1上形成spad 103。钝化层104可以通过pvd、cvd、fcvd和其他合适的沉积方法来沉积。在一些实施例中，钝化层104可以包括电介质材料，例如，sio
x
、sion、sin
x
、sioc、siocn及其组合。钝化层104可以钝化衬底102-1的表面并且允许光子穿过到达spad 103。
51.如图11所示，在形成钝化层104之后，可以在第一电介质层106的第一侧106s1上形成连接到第一互连结构112的第一焊盘109和连接到第三互连结构116的第二焊盘111。第一焊盘109和第二焊盘111的形成可以包括蚀刻钝化层104、衬底102-1和第一电介质层106以及在第一互连结构112和第三互连结构116上沉积导电材料。钝化层104、衬底102-1和第一
电介质层106可以在多个步骤中被蚀刻以形成开口1130并暴露第一互连结构112和第三互连结构116。导电材料可以沉积在开口1130中以与第一互连结构112和第三互连结构112接触。在一些实施例中，第一焊盘109和第二焊盘111可以包括al、tin、tan、w、cu、alcu和其他合适的导电材料。在一些实施例中，第一焊盘109和第二焊盘111中的每一个可以具有在约40
×
40μm2至约200
×
200μm2的范围内的面积。
52.在一些实施例中，如图12所示，可以在形成第一焊盘109和第二焊盘111之后形成覆盖位于第一电介质层106的第一侧106s1上的spad 103的微透镜1234。在一些实施例中，可以通过在spad 103上方沉积微透镜材料(例如，通过旋涂方法或沉积工艺)来形成微透镜1234。具有弯曲上表面的微透镜模板(未示出)可以在微透镜材料上方被图案化。在一些实施例中，微透镜模板可以包括使用分布曝光光剂量曝光的光致抗蚀剂材料(例如，对于负性光致抗蚀剂，更多的光被曝光在曲面的底部并且更少的光被曝光在曲面的顶部)。光致抗蚀剂材料可以被显影和烘烤以形成弯曲的形状。微透镜1234可以通过根据微透镜模板选择性地蚀刻微透镜材料来形成。在一些实施例中，微透镜1234可以提高spad 103的器件性能。
53.根据一些实施例，如图12所示，第一焊盘109可以将第一互连结构112连接到高压电源110。高压电源110可以提供高电压(例如，从约15v到约40v)。第一焊盘109和第一互连结构112可以将来自高压电源110的高电压提供给spad 103的第一电极105。如图12所示，第二焊盘111可以将第三互连结构116连接到低压电源120。低压电源120可以提供低电压(例如，从约0.5v到约3.0v)。第二焊盘111、第三互连结构116和第四互连结构118可以将来自低压电源120的低电压提供给相关电路122。因此，第一互连结构112的高压布线可以保留在第一管芯100-1中并且第二管芯100-2可以没有高压布线并且可以不处理高压操作。结果，在一些实施例中，第二管芯100-2不包括高压布线，并且在第二管芯100-2上开发相关电路122可以避免高压金属验证和演示的进一步鉴定工作，这可以减少半导体器件100的开发周期时间。此外，相比于使用限制性金属规则(例如，与更小的技术节点相关联，例如低于约45nm)在第二管芯100-2上处理高压和低压金属布线两者，使用不同的金属规则(例如，与更大的技术节点相关联，例如高于约45nm)在第一管芯100-1上处理高压金属布线可以降低制造成本。
54.尽管本公开描述了使用混合接合来接合第一管芯100-1和第二管芯100-2以将高压互连结构保持在第一管芯100-1中的方法，但是该方法可以应用于通过通孔来接合第一管芯200-1和第二管芯200-2以在第一管芯200-1中保持高压互连结构，并且接合其他传感器管芯和asic管芯。
55.本公开的各种实施例提供了一种示例半导体器件100，该半导体器件100具有通过高压第一互连结构112接合到第二管芯100-2的第一管芯100-1，该高压第一互连结构112位于第一管芯100-1中。根据一些实施例，第一管芯100-1的第一电介质层106可以接合到第二管芯100-2的第二电介质层108。第一管芯100-1可以包括具有第一电极105和第二电极107的spad 103。第一互连结构112和第一焊盘109可以将第一电极105连接到提供高电压(例如，从约15v到约40v)的高压电源110。第二管芯100-2可以包括连接到相关电路122的第四互连结构118。第二互连结构114和第四互连结构118可以将第二电极107连接到相关电路122。第三互连结构116和第四互连结构118以及第二焊盘111可以将相关电路122连接到提供低电压(例如，从约0.5v到约3.0v)的低压电源120。在一些实施例中，相关电路122可以使
用第一管芯100-1和第二管芯100-2之间的混合接合连接到spad 103和低压电源120。在一些实施例中，相关电路122可以使用第一管芯100-1和第二管芯100-2之间的第一通孔224和第二通孔226连接到spad 103和低压电源120。因此，第一互连结构112的高压布线可以保留在第一管芯100-1中，并且第二管芯100-2可以没有高压布线并且可以不处理高压操作。结果，在一些实施例中，在第二管芯100-2上开发相关电路122可以避免进一步的高压鉴定工作，这可以减少半导体器件100的开发周期时间。此外，与在同一管芯上处理高压和低压金属布线两者相比，在第一管芯100-1上处理高压金属布线并在第二管芯100-2上处理低压金属布线可以降低制造成本。
56.在一些实施例中，一种半导体器件包括第一管芯和第二管芯。第一管芯包括第一电介质层；光电二极管，位于第一电介质层的第一侧上并包括第一电极和第二电极，其中，第一电极的极性与第二电极的极性相反；第一互连结构，被包围在第一电介质层中并连接到第一电极；第二互连结构，位于第一电介质层中并连接到第二电极；以及第三互连结构，位于第一电介质层中并延伸至第一电介质层的第二侧。第二互连结构延伸至第一电介质层的第二侧。第一电介质层的第二侧与第一侧相反。第二管芯包括与第一电介质层的第二侧接触的第二电介质层以及位于第二电介质层中并延伸至第二电介质层的一侧的第四互连结构。第四互连结构延伸至第二电介质层的该侧并连接第二互连结构和第三互连结构。
57.在一些实施例中，一种半导体器件包括第一管芯、第二管芯、第一通孔和第二通孔。第一管芯包括：第一电介质层；光电二极管，位于第一电介质层的第一侧上并包括第一电极和第二电极，其中，第一电极的极性与第二电极的极性相反；第一互连结构，被包围在第一电介质层中并连接到第一电极；第二互连结构，位于第一电介质层中并连接到第二电极；以及第三互连结构，位于第一电介质层中。第二电极的极性与第一电极的极性相反。第二管芯包括第二电介质层和位于第二电介质层中的第四互连结构。第二电介质层与第一电介质层的第二侧接触。第一电介质层的第二侧与第一侧相反。第一通孔位于第一电介质层和第二电介质层中并且连接到第二互连结构和第四互连结构。第二通孔位于第一电介质层和第二电介质层中并且连接到第三互连结构和第四互连结构。
58.在一些实施例中，一种方法包括：在第一管芯上形成第一电介质层、光电二极管、第一互连结构、第二互连结构和第三互连结构，以及在第二管芯上形成第二电介质层以及在第二电介质层中形成第四互连结构。光电二极管位于第一电介质层的第一侧上，并且包括第一电极和第二电极，其中，第一电极的极性与第二电极的极性相反。第一互连结构形成在第一电介质层内并连接到第一电极。第一互连结构不延伸至第一电介质层的第二侧。第一电介质层的第二侧与第一侧相反。第二互连结构形成在第一电介质层中并连接到第二电极。第二互连结构延伸至第一电介质层的第二侧。第三互连结构形成在第一电介质层中并延伸至第一电介质层的第二侧。第四互连结构延伸至第二电介质层的一侧。该方法还包括在第一电介质层的第二侧将第一管芯接合到第二管芯。第四互连结构连接第二互连结构和第三互连结构。
59.应当理解，详细描述部分而不是公开内容的摘要部分旨在用于解释权利要求。公开内容的摘要部分可以阐述如(一个或多个)发明人所设想的本公开的一个或多个但不是所有可能的实施例，因此不旨在以任何方式限制从属权利要求。
60.前述公开内容概括了若干实施例的特征，使得本领域技术人员可以更好地理解本
公开的各个方面。本领域的技术人员应该领会的是，他们可以容易地使用本公开作为基础，用于设计或者修改其他工艺和结构，以实现与本文引入的实施例相同的目的和/或达到与本文引入的实施例相同的优点。本领域技术人员还应当认识到，这些等同构造并不脱离本公开的精神和范围，并且他们可以在不脱离本公开的精神和范围的情况下进行各种改变、替代和变更。
61.示例
62.示例1.一种半导体器件，包括：第一管芯，包括：第一电介质层；光电二极管，位于所述第一电介质层的第一侧上并包括第一电极和第二电极，其中，所述第一电极的极性与所述第二电极的极性相反；第一互连结构，被包围在所述第一电介质层中并连接到所述第一电极；第二互连结构，位于所述第一电介质层中并连接到所述第二电极，其中，所述第二互连结构延伸至所述第一电介质层的第二侧，并且所述第一电介质层的第二侧与第一侧相反；以及第三互连结构，位于所述第一电介质层中并延伸至所述第一电介质层的第二侧；以及第二管芯，包括：第二电介质层，与所述第一电介质层的第二侧接触；以及第四互连结构，位于所述第二电介质层中并延伸至所述第二电介质层的一侧，其中，所述第四互连结构连接所述第二互连结构和所述第三互连结构。
63.示例2.根据示例1所述的半导体器件，还包括：焊盘，位于所述第一电介质层的第一侧上并连接到所述第一互连结构。
64.示例3.根据示例1所述的半导体器件，还包括：焊盘，位于所述第一电介质层的第一侧上并连接到所述第三互连结构。
65.示例4.根据示例1所述的半导体器件，还包括：微透镜，覆盖位于所述第一电介质层的第一侧上的所述光电二极管。
66.示例5.根据示例1所述的半导体器件，还包括：钝化层，位于所述第一电介质层的第一侧上的所述光电二极管之上。
67.示例6.根据示例1所述的半导体器件，其中，所述第四互连结构在所述第一电介质层的第二侧上与所述第二互连结构和所述第三互连结构接触。
68.示例7.根据示例1所述的半导体器件，其中，所述第一互连结构、所述第二互连结构、所述第三互连结构和所述第四互连结构中的每一个包括一个或多个金属线和金属过孔。
69.示例8.根据示例1所述的半导体器件，其中，所述第四互连结构连接到所述第二管芯上的一个或多个器件。
70.示例9.一种半导体器件，包括：第一管芯，包括：第一电介质层；光电二极管，位于所述第一电介质层的第一侧上并包括第一电极和第二电极，其中，所述第一电极的极性与所述第二电极的极性相反；第一互连结构，被包围在所述第一电介质层中并连接到所述第一电极；第二互连结构，位于所述第一电介质层中并连接到所述第二电极；以及第三互连结构，位于所述第一电介质层中；第二管芯，包括：第二电介质层；以及第四互连结构，位于所述第二电介质层中，其中，所述第二电介质层与所述第一电介质层的第二侧接触，所述第一电介质层的第二侧与第一侧相反；第一通孔，位于所述第一电介质层和所述第二电介质层中并连接到所述第二互连结构和所述第四互连结构；以及第二通孔，位于所述第一电介质层和所述第二电介质层中并连接到所述第三互连结构和所述第四互连结构。
71.示例10.根据示例9所述的半导体器件，还包括：第一焊盘，位于所述第一电介质层的第一侧上并连接到所述第一互连结构，其中，所述第一焊盘连接到提供从约15v到约40v的电压的电源。
72.示例11.根据示例9所述的半导体器件，还包括：第二焊盘，位于所述第一电介质层的第一侧上并连接到所述第三互连结构，其中，所述第二焊盘连接到提供从约0.5v到约3.0v的电压的电源。
73.示例12.根据示例9所述的半导体器件，还包括：微透镜，覆盖位于所述第一电介质层的第一侧上的所述光电二极管。
74.示例13.根据示例9所述的半导体器件，还包括：钝化层，位于所述第一电介质层的第一侧上的所述光电二极管之上。
75.示例14.根据示例9所述的半导体器件，其中，所述第一通孔和所述第二通孔延伸穿过所述第一电介质层并延伸到所述第二电介质层中。
76.示例15.根据示例9所述的半导体器件，其中，所述第一互连结构、所述第二互连结构、所述第三互连结构和所述第四互连结构中的每一个包括一个或多个金属线和金属过孔。
77.示例16.根据示例9所述的半导体器件，其中，所述第四互连结构连接到所述第二管芯上的一个或多个器件。
78.示例17.一种形成半导体器件的方法，包括：在第一管芯上形成第一电介质层、光电二极管、第一互连结构、第二互连结构和第三互连结构，其中：所述光电二极管位于所述第一电介质层的第一侧上，并且包括第一电极和第二电极，其中，所述第一电极的极性与所述第二电极的极性相反；所述第一互连结构形成在所述第一电介质层内并连接到所述第一电极，其中，所述第一互连结构不延伸至所述第一电介质层的第二侧，所述第一电介质层的第二侧与第一侧相反；所述第二互连结构形成在所述第一电介质层中并连接到所述第二电极，其中，所述第二互连结构延伸至所述第一电介质层的第二侧；以及所述第三互连结构形成在所述第一电介质层中并延伸至所述第一电介质层的第二侧；在第二管芯上形成第二电介质层并且在所述第二电介质层中形成第四互连结构，其中，所述第四互连结构延伸至所述第二电介质层的一侧；以及在所述第一电介质层的第二侧和所述第二电介质层的所述一侧处将所述第一管芯接合到所述第二管芯，其中，所述第四互连结构连接所述第二互连结构和所述第三互连结构。
79.示例18.根据示例17所述的方法，还包括：去除所述第一管芯的在所述第一电介质层的第一侧上的一部分；以及在所述第一侧上形成钝化层。
80.示例19.根据示例17所述的方法，还包括：在所述第一电介质层的第一侧上形成连接到所述第一互连结构的第一焊盘和连接到所述第三互连结构的第二焊盘。
81.示例20.根据示例17所述的方法，还包括：形成覆盖位于所述第一电介质层的第一侧上的所述光电二极管的微透镜。
