1.本实用新型涉及领域电路领域，尤其涉及一种可编程延迟电路及电子设备。
背景技术：2.延迟电路是集成电路领域中极为常用的一种电路结构。
3.现有技术中的实现方法运用了时间常数t＝rc，使用电阻电容rc延迟电路来实现延迟。这样常用的rc延迟电路用于实现微秒级的延迟是比较方便的，即延迟时间与r和c乘积成正比，但是当要实现较大的毫秒级甚至更大的延迟时，则需要r和/或c成倍数的增加，对芯片的面积是不利的；且现有的rc延迟电路的延迟相对固定不可调。
4.因而，如何使rc延迟电路的延迟时间实现可调，已经成为业界亟需解决的技术问题。
技术实现要素：5.本实用新型提供了一种可编程延迟电路，以实现rc延迟电路的延迟时间可调。
6.根据本实用新型的第一方面，提供了一种可编程延迟电路，用于对一输入信号进行预设延时后输出，其特征在于，所述可编程延迟电路包括：与非门、阻容延迟单元、触发器、反相器以及计数器；
7.所述与非门的第一输入端接入所述输入信号；
8.所述阻容延迟单元用于对所述输入信号产生第一延迟时间；所述阻容延迟单元的第一输入端连接所述与非门的输出端，所述阻容延迟单元的输出端连接所述触发器的输入端，所述触发器的输出端连接所述反相器的输入端，所述反相器的输出端连接所述计数器的输入端；
9.所述触发器的输出端还连接所述与非门的第二输入端，用于产生一复位脉冲给所述与非门；
10.所述计数器用于计量所述第一延迟时间的重复次数，当所述第一延迟时间的重复次数达到计数器预设数值时，所述计数器的计数清零；所述计数器的输出端将所述输入信号输出，且所述计数器的输出端将所述输入信号反馈至所述阻容延迟单元的第二输入端，所述阻容延迟单元在接收到所述计数器的输出端输出的信号后停止延时。
11.可选的，所述触发器为施密特触发器。
12.可选的，所述复位脉冲的初始状态为高电平。
13.可选的，所述阻容延迟单元包括：第一开关管、第二开关管、第三开关管、第四开关管、第一电阻以及第一电容；
14.所述第一开关管的栅极以及所述第二开关管的栅极连接所述与非门的输出端，所述第一开关管的源极连接所述第一电阻的第一端，所述第一电阻的第二端连接所述第二开关管的源极；所述第一电容的第一端连接所述第一电阻的第二端；所述第一电容的第二端接地；
15.所述第三开关管的栅极以及所述第四开关管的栅极连接所述计数器的输出端，所述第三开关管的源极连接所述第一电容的第一端；所述第四开关管的源极连接所述第二开关管的漏极；所述第四开关管的漏极接地。
16.可选的，所述第一延迟时间包括：所述阻容延迟单元的充电时间和放电时间；
17.其中，所述充电时间具体为：所述第一开关管、第三开关管打开，所述第二开关、第四开关管关闭时，对所述阻容延迟单元中的所述第一电容充电的时间；
18.所述放电时间具体为：所述第一开关管、第三开关管关闭，所述第二开关管、第四开关管打开时，所述第一电容放电的时间。
19.可选的，所述计数器的初始值为0，其预设数值为n，n为大于1的整数。
20.可选的，所述计数器包括计数单元以及控制单元；
21.所述计数单元用于计量所述第一延迟时间的重复次数；
22.所述控制单元用于在所述第一延迟时间的重复次数达到预设数值时，将所述计数单元的计数清零；且控制所述计数器的输出端将所述输入信号输出，且将所述输入信号反馈至所述阻容延迟单元的第二输入端。
23.可选的，所述计数器为模n计数器。
24.根据本实用新型的第二方面，提供了一种电子设备，包括实现第一方面所述的可编程延迟电路。
25.本实用新型通过利用计数器实现了对第一延迟时间的调节，相对于现有技术中通过r和/或c成倍数的增加以实现延迟时间的增大而言，本实用新型节省了芯片面积。
26.进一步地，由于本实用新型所涉及的计数器中的模数n可调，使得本实用新型十分便利的实现了延迟时间的调节。
附图说明
27.为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
28.图1是现有延迟电路的整体结构图；
29.图2是本实用新型的一实施例中的一种可编程延迟电路的整体结构图；
30.图3是本实用新型的一实施例中阻容延迟单元的结构示意图；
31.图4是本实用新型的一实施例中输入信号的波形示意图；
32.图5是本实用新型的一实施例中一种计数器的结构示意图。
33.附图标记说明：
34.10-与非门；
35.20-阻容延迟单元；
36.30-触发器；
37.40-反相器；
38.50-计数器；
39.501-计数单元；
40.502-控制单元；
41.q1-第一开关管；
42.q2-第二开关管；
43.q3-第三开关管；
44.q4-第四开关管；
45.r1-第一电阻；
46.c1-第一电容；
47.t1-反相器。
具体实施方式
48.下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
49.本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
50.下面以具体地实施例对本实用新型的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
51.请参考图1，图1为现有的延迟电路，其中，通过在反相器t1与反相器 t2之间加入rc延迟，得到了t＝r*c的延迟时间。
52.申请人通过对现有的延迟电路进行分析和研究，发现现有的延迟电路所得到的延迟时间在实现微秒级的延迟是比较方便的，由于延迟时间t＝r*c，延迟时间的大小与r和c的乘积成正比，但当要实现较大的毫秒级甚至更大的延迟时，则需要r和/或c的值成倍数的增加，对芯片的面积是非常不利的，且现有的延迟电路的延迟时间相对固定不可调，而实际技术中又需要对延迟时间进行调节，以满足不同的电路需求，因而如何实现较大毫秒级的延迟以及对延迟时间进行调节是非常重要的。
53.申请人围绕如何实现较大毫秒级的延迟以及如何对延迟时间进行可调进行了一系列的研究，得到了本技术的技术方案。
54.请参考图2，本实用新型实施例提供了一种可编程延迟电路，用于对一输入信号进行预设延时后输出，该电路包括：与非门10、阻容延迟单元20、触发器30、反相器40以及计数器50。
55.所述与非门10的第一输入端接入所述输入信号。
56.所述阻容延迟单元20用于对所述输入信号产生第一延迟时间；所述阻容延迟单元20的第一输入端连接所述与非门10的输出端，所述阻容延迟单元 20的输出端连接所述触
发器30的输入端，所述触发器30的输出端连接所述反相器40的输入端，所述反相器40的输出端连接所述计数器50的输入端。
57.其中，请参考图3，所述阻容延迟单元包括：第一开关管q1、第二开关管q2、第三开关管q3、第四开关管q4、第一电阻r1以及第一电容c1。
58.所述第一开关管q1的栅极以及所述第二开关管q2的栅极连接所述与非门10的输出端，所述第一开关管q1的源极连接所述第一电阻r1的第一端，所述第一电阻r1的第二端连接所述第二开关管q2的源极；所述第一电容 c1的第一端连接所述第一电阻r1的第二端；所述第一电容c1的第二端接地。
59.所述第三开关管q3的栅极以及所述第四开关管q4的栅极连接所述计数器5的输出端，所述第三开关管q3的源极连接所述第一电容c1的第一端；所述第四开关管q4的源极连接所述第二开关管q2的漏极；所述第四开关管 q4的漏极接地。
60.而所述阻容延迟单元20产生的第一延迟时间包括：所述阻容延迟单元 20的充电时间和放电时间；
61.其中，所述充电时间具体为：所述第一开关管q1、第三开关管打开q3，所述第二开关q2、第四开关管q4关闭时，对所述阻容延迟单元中的所述第一电容c1充电的时间。
62.所述放电时间具体为：所述第一开关管q1、第三开关管关闭q3，所述第二开关管q2、第四开关管q4打开时，所述第一电容c1放电的时间。
63.所述触发器30的输出端还连接所述与非门10的第二输入端，用于产生一复位脉冲给所述与非门10。
64.其中，所述触发器30为施密特触发器，用于对所述输入信号精准的触发定位，且所述触发器30用于产生初始状态为高电平的复位脉冲(rst)给所述与非门10的第二输入端。
65.请参考图4，一种具体的实施例中，所述与非门10的第一输入端接入输入信号，其中，接入与非门的输入信号为高电平状态，如图4中的第一个波形(in的波形)，所述与非门10的第二端接入同是处于高电平状态的复位脉冲(rst)，根据输入信号与复位脉冲的输入，所述与非门10输出高电平状态的输入信号；所述高电平状态的输入信号输入所述组容延迟单元20中，在阻容延迟单元20内，由于输入信号是高电平状态，所以第一开关管q1、第三开关管打开q3，第二开关q2、第四开关管q4关闭时，所述输入信号通过第一电阻r1在到达所述第一电容c1，对所述阻容延迟单元20中的所述第一电容c1充电，如图4中第三个波形(vrc的波形)的第一个上升沿。
66.所述输入信号在通过所述阻容延迟单元20并进行充电后，接着便输入至所述施密特触发器30，所述施密特触发器30对输入信号的电平状态进行翻转，即由原来输入信号的高电平状态转置低电平状态，并将翻转后的输入信号作为复位脉冲信号输入所述与非门10的第二输入端以及所述反相器40的输入端；
67.此时所述与非门10的第一输入端接入的是高电平的输入信号，所述与非门10的第二输入端接入的是及低电平的复位脉冲信号，高电平的输入信号与低电平的复位脉冲(rst)信号在与非门10的作用下输出以低电平的输入信号；
68.此时低电平的输入信号输入所述阻容延迟单元20内，第一开关管q1、第三开关管关闭q3，第二开关管q2、第四开关管q4打开时，所述第一电容 c1进行放电，如图4中第三个波形(vrc的波形)的第一个下降沿。
69.所述低电平状态的输入信号在通过所述组容延迟单元20后，经过阻容延迟单元20的一个放电时间，并输出至所述触发器30的输入端，而所述触发器30会对该输入信号的电平状态进行翻转，即由原来的低电平状态转至高电平状态，请参考图4中第二个波形(rst的波形)，并作为复位脉冲(rst) 信号输入至所述与非门10的第二输入端以及所述反相器40的输入端。
70.以上具体实施例所涉及的充电时间和放电时间即为所述阻容延迟单元20 产生的一个第一延迟时间。
71.其中，所述反相器40的作用亦是翻转输入端信号的状态，所述反相器 40连接着所述计数器50，所述计数器50根据所述反相器40的信号进行数值的变化。
72.所述计数器50用于计量所述第一延迟时间的重复次数，当所述第一延迟时间的重复次数达到计数器50预设数值时，所述计数器50的计数清零；所述计数器50的输出端将所述输入信号输出，且所述计数器50的输出端将所述输入信号反馈至所述阻容延迟单元20的第二输入端，所述阻容延迟单元 20在接收到所述计数器50的输出端输出的信号后停止延时。
73.其中，所述计数器50为模n计数器，且所述计数器的初始值为0，其预设数值为n，n为大于1的整数，且n值由n位数字输入决定。
74.请参考图5，所述计数器50包括计数单元501以及控制单元502；
75.所述计数单元501用于计量所述第一延迟时间的重复次数；
76.所述控制单元502用于在所述第一延迟时间的重复次数达到预设数值时，将所述计数单元的计数清零；且控制所述计数器50的输出端将所述输入信号输出，且将所述输入信号反馈至所述阻容延迟单元20的第二输入端。
77.请参考图4的第四个波形(out的波形)，所述计数器在收到所述反相器的一个高电平信号时会在所述计数器50的初始值上对应加1，直至达到数值n，输出所述输入信号，并将所述计数器50还原至初始值；同时所述计数器50还会将所述输入信号传至所述阻容延迟单元20，用于停止所述阻容延迟单元20产生延迟时间。
78.其中，在所述阻容延迟单元20中还包括反相器t1，所述反相器t1 的输入端用于接入所述计数器50反馈的输入信号，所述反相器t1的输出端接入所述第三开关管q3、第四开关管q4的栅极。所述输入信号从所述反相器t1经过后，其高电平状态会翻转为低电平状态，而此时的低电平状态会从所述第四开关管q4的漏极流出，至此停止了所述阻容延迟单元 20产生延迟时间。
79.一种具体的实施例中，请参考图4，输入信号(in)从t1开始输入，到t2时刻输出输入信号(out)。其中，t1与t2的时间差即为输入信号的延迟时长，图4的第二个波形(rst的波形)和第三个波形(vrc的波形)对应着计数器n的数值，此处计数器n的数值为8。
80.本实用新型通过利用计数器实现了对第一延迟时间的调节(例如倍增)，相对于现有技术中通过r和/或c成倍数的增加以实现延迟时间的增大而言，本实用新型节省了芯片面积。
81.进一步地，由于本实用新型所涉及的计数器中的模数n可调，使得本实用新型十分便利的实现了延迟时间的调节。
82.本实施例还提供了一种电子设备，包括上述实施例所涉及的可编程延迟电路。
83.最后应说明的是，以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。
技术特征：1.一种可编程延迟电路，用于对一输入信号进行预设延时后输出，其特征在于，所述可编程延迟电路包括：与非门、阻容延迟单元、触发器、反相器以及计数器；所述与非门的第一输入端接入所述输入信号；所述阻容延迟单元用于对所述输入信号产生第一延迟时间；所述阻容延迟单元的第一输入端连接所述与非门的输出端，所述阻容延迟单元的输出端连接所述触发器的输入端，所述触发器的输出端连接所述反相器的输入端，所述反相器的输出端连接所述计数器的输入端；所述触发器的输出端还连接所述与非门的第二输入端，用于产生一复位脉冲给所述与非门；所述计数器用于计量所述第一延迟时间的重复次数，当所述第一延迟时间的重复次数达到计数器预设数值时，所述计数器的计数清零；所述计数器的输出端将所述输入信号输出，且所述计数器的输出端将所述输入信号反馈至所述阻容延迟单元的第二输入端，所述阻容延迟单元在接收到所述计数器的输出端输出的信号后停止延时。2.根据权利要求1所述的可编程延迟电路，其特征在于，所述触发器为施密特触发器。3.根据权利要求1所述的可编程延迟电路，其特征在于，所述复位脉冲的初始状态为高电平。4.根据权利要求1所述的可编程延迟电路，其特征在于，所述阻容延迟单元包括：第一开关管、第二开关管、第三开关管、第四开关管、第一电阻以及第一电容；所述第一开关管的栅极以及所述第二开关管的栅极连接所述与非门的输出端，所述第一开关管的源极连接所述第一电阻的第一端，所述第一电阻的第二端连接所述第二开关管的源极；所述第一电容的第一端连接所述第一电阻的第二端；所述第一电容的第二端接地；所述第三开关管的栅极以及所述第四开关管的栅极连接所述计数器的输出端，所述第三开关管的源极连接所述第一电容的第一端；所述第四开关管的源极连接所述第二开关管的漏极；所述第四开关管的漏极接地。5.根据权利要求4所述的可编程延迟电路，其特征在于，所述第一延迟时间包括：所述阻容延迟单元的充电时间和放电时间；其中，所述充电时间具体为：所述第一开关管、第三开关管打开，所述第二开关、第四开关管关闭时，对所述阻容延迟单元中的所述第一电容充电的时间；所述放电时间具体为：所述第一开关管、第三开关管关闭，所述第二开关管、第四开关管打开时，所述第一电容放电的时间。6.根据权利要求1所述的可编程延迟电路，其特征在于，所述计数器的初始值为0，其预设数值为n，n为大于1的整数。7.根据权利要求1或6所述的可编程延迟电路，其特征在于，所述计数器包括计数单元以及控制单元；所述计数单元用于计量所述第一延迟时间的重复次数；所述控制单元用于在所述第一延迟时间的重复次数达到预设数值时，将所述计数单元的计数清零；且控制所述计数器的输出端将所述输入信号输出，且将所述输入信号反馈至
所述阻容延迟单元的第二输入端。8.根据权利要求7所述的可编程延迟电路，其特征在于，所述计数器为模n计数器。9.一种电子设备，其特征在于，包括权利要求1-7任一项所述的可编程延迟电路。
技术总结本实用新型提供了一种用于对一输入信号进行预设延时后输出的可编程延迟电路及其电子设备，可编程延迟电路包括：与非门、阻容延迟单元、触发器、反相器以及计数器；所述与非门的第一输入端接入所述输入信号；所述阻容延迟单元用于对所述输入信号产生第一延迟时间；所述触发器用于产生一复位脉冲给所述与非门；所述计数器用于计量所述第一延迟时间的重复次数，当所述第一延迟时间的重复次数达到计数器预设数值时，所述计数器的计数清零；所述计数器的输出端将所述输入信号输出，且所述计数器的输出端将所述输入信号反馈至所述阻容延迟单元的第二输入端，所述阻容延迟单元在接收到所述计数器的输出端输出的信号后停止延时。述计数器的输出端输出的信号后停止延时。述计数器的输出端输出的信号后停止延时。
技术研发人员：邱星福 符志岗 朱同祥 欧新华 袁琼 陈敏 戴维 宁亚平
受保护的技术使用者：上海芯导电子科技股份有限公司
技术研发日：2022.01.11
技术公布日：2022/7/5
