1.本公开是与显示装置有关，且特别涉及一种应用于发光二极管显示器的驱动电路。
背景技术：2.现行因应补偿电路需求，例如，阈值电压(vth)补偿或电压压降(ir drop)补偿，往往会在电路中的电流路径(power trace)上串接数颗薄膜晶体管(thin film transistor,tft)，然而当电路导通的情况下，电流流经每一颗元件即会产生电压压降，无形中增加功率(power)的损耗。
3.传统电路架构为了调控工作比(duty ratio)，于发光二极管发光的电流路径上，除驱动晶体管外，会额外配置启动薄膜晶体管(emission thin film transistor,em tft)，进而控制发光的时间，但增加的em tft会增加功率(power)的损耗。
技术实现要素：4.发明内容旨在提供本公开内容的简化摘要，以使阅读者对本公开内容具备基本的理解。此发明内容并非本公开内容的完整概述，且其用意并非在指出本公开实施例的重要/关键元件或界定本公开的范围。
5.本公开内容的一技术实施方式涉及一种驱动电路。驱动电路包含第一晶体管、电容、第二晶体管及驱动晶体管。第一晶体管用以根据第一扫描信号以提供数据信号。电容耦接于第一晶体管，并包含第一端及第二端。第二晶体管耦接于第一晶体管，并用以根据数据信号以提供启动信号。驱动晶体管耦接于第二晶体管，并用以根据启动信号以输出驱动信号。
6.因此，根据本公开的技术内容，本公开实施例所示的驱动电路得以减少电流路径上的元件，以达到减少整体功率的损耗，且本公开实施例所示的驱动电路也得以排除阈值电压(vth)变异或电压压降(ir drop)的影响。
7.在参阅下文实施方式后，本公开所属技术领域中技术人员当可轻易了解本公开的基本构思及其他发明目的，以及本公开所采用的技术手段与实施方式。
附图说明
8.为让本公开的上述和其他目的、特征、优点与实施例能更明显易懂，说明书附图的说明如下：
9.图1是依照本公开一实施例示出一种驱动电路的详细电路图。
10.图2是依照本公开一实施例示出多种控制信号电平的波形示意图。
11.图3至图4是依照本公开一实施例示出如图1中所示的驱动电路的操作示意图。
12.图5是依照本公开一实施例示出一种驱动电路的详细电路图。
13.图6至图7是依照本公开一实施例示出如图5中所示的驱动电路的操作示意图。
14.图8是依照本公开一实施例示出一种驱动电路的详细电路图。
15.图9是依照本公开一实施例示出多种控制信号电平的波形示意图。
16.图10至图12是依照本公开一实施例示出如图8中所示的驱动电路的操作示意图。
17.图13是依照本公开一实施例示出一种驱动电路的详细电路图。
18.图14是依照本公开一实施例示出多种控制信号电平的波形示意图。
19.图15至图16是依照本公开一实施例示出如图13中所示的驱动电路的操作示意图。
20.根据惯常的作业方式，图中各种特征与元件并未依比例绘制，其绘制方式是为了以最佳的方式呈现与本公开相关的具体特征与元件。此外，在不同附图间，以相同或相似的元件符号来指称相似的元件/部件。
21.附图标记说明：
22.100,100a,100b：驱动电路
23.t1：第一晶体管
24.t2：第二晶体管
25.t3：驱动晶体管
26.t4：第三晶体管
27.t5：第四晶体管
28.t6：第五晶体管
29.t7：第六晶体管
30.t8：第七晶体管
31.sc：第一扫描信号
32.s1：第一扫描信号
33.s2：第二扫描信号
34.s4：第三扫描信号
35.s3：第四扫描信号
36.sl：数据信号
37.em：启动信号
38.vdd：电源信号
39.vss：下拉信号
40.vini：初始信号
41.vref：参考信号
42.c1：电容
43.a,a',b'：端点
44.b：端点(第一端)
45.c：端点(第二端)
46.l1：发光二极管
具体实施方式
47.为了使本公开内容的叙述更加详尽与完备，下文针对了本公开的实施方式与具体实施例提出了说明性的描述；但这并非实施或运用本公开具体实施例的唯一形式。实施方
式中涵盖了多个具体实施例的特征以及用以建构与操作这些具体实施例的方法步骤与其顺序。然而，亦可利用其他具体实施例来实现相同或均等的功能与步骤顺序。
48.除非本说明书另有定义，此处所用的科学与技术词汇的含义与本公开所属技术领域中技术人员所理解与惯用的意义相同。此外，在不和上下文冲突的情形下，本说明书所用的单数名词涵盖该名词的复数型；而所用的复数名词时亦涵盖该名词的单数型。
49.另外，关于本文中所使用的“耦接”，可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个元件相互操作或动作。
50.图1是依照本公开一实施例示出一种驱动电路的详细电路图。如图所示，驱动电路100包含第一晶体管t1、电容c1、第二晶体管t2及驱动晶体管t3。电容c1包含第一端及第二端。于连接关系上，电容c1耦接于第一晶体管t1，第二晶体管t2耦接于第一晶体管t1，且驱动晶体管t3耦接于第二晶体管t2。
51.为减少电流路径上的元件，本公开提供如图1所示的驱动电路100的相关操作详细说明如下所述。
52.在一实施例中，第一晶体管t1用以根据第一扫描信号sc以提供数据信号sl。然后，第二晶体管t2用以根据数据信号sl以提供启动信号em。随后，驱动晶体管t3用以根据启动信号em以输出驱动信号。
53.在一实施例中，驱动电路100进一步包含第三晶体管t4及发光二极管l1。发光二极管l1包含阳极端。于连接关系上，第三晶体管t4耦接于电容c1，阳极端耦接于驱动晶体管t3。
54.于操作上，第三晶体管t4用以根据第一扫描信号sc以提供初始信号vini。然后，发光二极管l1用以接收驱动信号以进行发光。
55.为使驱动电路100的上述操作易于理解，请一并参阅图2至图4，图2是依照本公开一实施例示出多种控制信号电平的波形示意图，图3至图4是依照本公开一实施例示出如图1中所示的驱动电路的操作示意图。
56.请一并参阅图2及图3，在一实施例中，在第一阶段p11时，电容c1根据第一扫描信号sc而于第一端(例如端点b)及第二端(例如端点c)分别存储数据信号sl及初始信号vini。举例而言，数据信号sl可以为数据信号vdata，电容c1的第一端(例如端点b)可以写入并存储数据信号vdata，电容c1的第二端(例如端点c)可以写入并存储初始信号vini，但本公开不以此为限。
57.此外，在一实施例中，在第一阶段p11时，端点a写入的电压为启动信号em。举例而言，启动信号em可以为低位信号vgl，端点a写入的电压为低位信号vgl，但本公开不以此为限。
58.请一并参阅图2及图4，在一实施例中，在第二阶段p12时，电容c1根据启动信号em而于第一端(例如端点b)及第二端(例如端点c)分别存储第一补偿信号及下拉信号vss与发光二极管信号的和，且第一补偿信号为第二端(例如端点c)的下拉信号vss与发光二极管信号的和经由电容c1电性耦合(electrical coupling)而形成。举例而言，数据信号sl可以为数据信号vdata，发光二极管信号可以为vled，电容c1的第二端(例如端点c)可以写入并存储vss+vled，由于第二端(例如端点c)的电压由vini变更为vss+vled，第二端(例如端点c)的电压值变化一并耦合至电容c1的第一端(例如端点b)，故第一端(例如端点b)所存储的第
一补偿信号为vdata+vss+vled-vini，但本公开不以此为限。
59.然后，驱动晶体管t3根据第二补偿信号以输出驱动信号，且第二补偿信号为第一补偿信号与第二晶体管t2的阈值电压的差。举例而言，第二晶体管t2的阈值电压可以为vth_t2，驱动晶体管t3的栅极端(例如端点a)所写入的第二补偿信号为经由第二晶体管t2的栅极端(例如端点b)所传递的信号，第二补偿信号会与第一补偿信号相差vth_t2，且第二补偿信号为第一补偿信号与第二晶体管t2的阈值电压vth_t2的差，故第二补偿信号为vdata+vss+vled-vini-vth_t2，但本公开不以此为限。
60.随后，发光二极管l1用以接收驱动信号以进行发光。举例而言，驱动晶体管t3的阈值电压可以为vth_t3，驱动信号可以为驱动信号id，且由于驱动信号id经过驱动晶体管t3，故驱动信号id为kn
×
(vdata+vss+vled-vini-vth_t2-vss-vled-vth_t3)2，亦即驱动信号id为kn
×
(vdata-vini-vth_t2-vth_t3)2，参数kn可以为常数，但本公开不以此为限。
61.此外，当发光二极管l1用以接收驱动信号id以进行发光时，由于驱动信号id仅与vdata、vini及vth相关，因此，本公开的驱动电路100可排除下拉信号vss变异而造成的电压压降(ir drop)影响。
62.请参阅图4，在一实施例中，发光二极管l1发光的电流路径上的元件仅有驱动晶体管t3。因此，相较于传统电路架构需于发光二极管发光的电流路径上额外增加启动薄膜晶体管，本公开可有效减少发光二极管发光的电流路径上的元件，进而减少功率(power)的损耗，但本公开不以此为限。
63.请参阅图1、图3及图4，在一实施例中，图中所公开的多个晶体管包含n型晶体管。举例而言，图中所公开的多个晶体管可以包含任何合适种类的n型晶体管来实现，例如n型薄膜晶体管(thin-film transistor,tft)或是n型金属氧化物半导体导体场效应晶体管(metal-oxide-semiconductor field effect transistor,mosfet)等，但本公开不以此为限。
64.图5是依照本公开一实施例示出一种驱动电路的详细电路图。请参阅图5，在一实施例中，驱动电路100进一步包含：第三晶体管t4及发光二极管l1。发光二极管l1包含阴极端。于连接关系上，第三晶体管t4耦接于电容c1，阴极端耦接于驱动晶体管t3。
65.于操作上，第三晶体管t4用以根据第一扫描信号sc以提供初始信号vini。然后，发光二极管l1用以接收驱动信号以进行发光。
66.请参阅图5，在一实施例中，驱动电路100进一步包含第四晶体管t5。于连接关系上，第四晶体管t5耦接于电容c1。于操作上，第四晶体管t5用以根据启动信号em以提供下拉信号vss。
67.为使驱动电路100的上述操作易于理解，请一并参阅图2、图6至图7，图6至图7是依照本公开一实施例示出如图5中所示的驱动电路的操作示意图。
68.请参阅图2及图6，在一实施例中，在第一阶段p11时，电容c1根据第一扫描信号sc而于第一端(例如端点b)及第二端(例如端点c)分别存储数据信号sl及初始信号vini。举例而言，数据信号sl可以为数据信号vdata，电容c1的第一端(例如端点b)可以写入并存储数据信号vdata，电容c1的第二端(例如端点c)可以写入并存储初始信号vini，但本公开不以此为限。
69.此外，在一实施例中，在第一阶段p11时，端点a写入的电压为启动信号em。举例而
言，启动信号em可以为低位信号vgl，端点a写入的电压为低位信号vgl，但本公开不以此为限。
70.请参阅图2及图7，在一实施例中，在第二阶段p12时，电容c1根据启动信号em而于第一端(例如端点b)及第二端(例如端点c)分别存储第一补偿信号及下拉信号vss，且第一补偿信号为第二端(例如端点c)的下拉信号vss经由电容c1电性耦合而形成。举例而言，电容c1的第二端(例如端点c)可以写入并存储下拉信号vss，由于第二端(例如端点c)的电压由vini变更为vss，第二端(例如端点c)的电压值变化一并耦合至电容c1的第一端(例如端点b)，故第一端(例如端点b)所存储的第一补偿信号为vdata+vss-vini，但本公开不以此为限。
71.然后，驱动晶体管t3根据第二补偿信号以输出驱动信号，且第二补偿信号为第一补偿信号与第二晶体管t2的阈值电压的差。举例而言，驱动信号可以为驱动信号id，第二晶体管t2的阈值电压可以为vth_t2，驱动晶体管t3的栅极端(例如端点a)所写入的第二补偿信号为经由第二晶体管t2的栅极端(例如端点b)所传递的信号，第二补偿信号会与第一补偿信号相差vth_t2，且第二补偿信号为第一补偿信号与第二晶体管t2的阈值电压的差，故第二补偿信号为vdata+vss-vini-vth_t2，但本公开不以此为限。
72.随后，发光二极管l1用以接收驱动信号以进行发光。驱动晶体管t3的阈值电压可以为vth_t3，驱动信号可以为驱动信号id，且由于驱动信号id经过驱动晶体管t3，故驱动信号id为kn
×
(vdata+vss-vini-vth_t2-vss-vled-vth_t3)2，亦即驱动信号id为kn
×
(vdata-vini-vth_t2-vth_t3)2，参数kn可以为常数，但本公开不以此为限。
73.此外，当发光二极管l1用以接收驱动信号id以进行发光时，由于驱动信号id仅与vdata、vini及vth相关，因此本公开的驱动电路100可排除下拉信号vss变异而造成的电压压降(ir drop)影响。
74.请参阅图7，在一实施例中，传统电路架构需于发光二极管发光的电流路径上额外增加启动薄膜晶体管，于本公开中启动薄膜晶体管为t2，然而，启动薄膜晶体管t2耦接于驱动晶体管t3的栅极端(例如端点a)，故本公开的启动薄膜晶体管t2并未在发光二极管l1发光的电流路径上。因此，本公开可有效减少发光二极管发光的电流路径上的元件，进而减少功率(power)的损耗，但本公开不以此为限。
75.请参阅图5至图7，在一实施例中，图中所公开的多个晶体管包含n型晶体管。举例而言，图中所公开的多个晶体管可以包含任何合适种类的n型晶体管来实现，例如n型薄膜晶体管(thin-film transistor,tft)或是n型金属氧化物半导体导体场效应晶体管(metal-oxide-semiconductor field effect transistor,mosfet)等，但本公开不以此为限。
76.图8是依照本公开一实施例示出一种驱动电路的详细电路图。请参阅图8，在一实施例中，驱动电路100a进一步包含第三晶体管t4及发光二极管l1。发光二极管l1包含阳极端。于连接关系上，第三晶体管t4耦接于电容c1。
77.于操作上，第三晶体管t4用以根据第二扫描信号s2以提供下拉信号vss。然后，发光二极管l1用以接收驱动信号以进行发光。
78.在一实施例中，驱动电路100a进一步包含第四晶体管t5。于连接关系上，第四晶体管t5耦接于第二晶体管t2。于操作上，第四晶体管t5用以根据第一扫描信号s1以提供参考
信号vref。
79.在一实施例中，驱动电路100a进一步包含第五晶体管t6。于连接关系上，第五晶体管t6耦接于第四晶体管t5。于操作上，第五晶体管t6用以根据启动信号em以提供参考信号vref。
80.在一实施例中，驱动电路100a进一步包含第六晶体管t7。于连接关系上，第六晶体管t7耦接于第二晶体管t2。于操作上，第六晶体管t7用以根据第三扫描信号s4以提供启动信号em。
81.在一实施例中，驱动电路100a进一步包含第七晶体管t8。于连接关系上，第七晶体管t8耦接于第二晶体管t2。于操作上，第七晶体管t8用以根据第四扫描信号s3以提供第四扫描信号s3。
82.为使驱动电路100a的上述操作易于理解，请一并参阅图9至图12，图9是依照本公开一实施例示出多种控制信号电平的波形示意图，图10至图12是依照本公开一实施例示出如图8中所示的驱动电路的操作示意图。
83.请参阅图9及图10，在一实施例中，在第一阶段p21时，电容c1根据第一扫描信号s1及第二扫描信号s2而于第一端(例如端点b)及第二端(例如端点c)分别存储数据信号sl及下拉信号vss。举例而言，数据信号sl可以为数据信号vdata，电容c1的第一端(例如端点b)可以写入并存储数据信号vdata，电容c1的第二端(例如端点c)可以写入并存储下拉信号vss，但本公开不以此为限。
84.此外，在一实施例中，在第一阶段p21时，端点a'写入的电压为启动信号em，驱动晶体管t3的栅极端(例如端点a)写入的电压为启动信号em，端点b'写入的信号为参考信号vref。举例而言，启动信号em可以为低位信号vgl，端点a'写入的电压为低位信号vgl，驱动晶体管t3的栅极端(例如端点a)写入的电压为低位信号vgl，但本公开不以此为限。
85.请参阅图9及图11，在一实施例中，在第二阶段p22时，电容c1根据第一扫描信号s1及第四扫描信号s3而于第一端及第二端分别存储数据信号sl及第一补偿信号，且第一补偿信号为参考信号vref、第二晶体管t2的阈值电压及驱动晶体管t3的阈值电压的差。举例而言，数据信号sl可以为数据信号vdata，电容c1的第一端(例如端点b)可以写入并存储数据信号vdata，第二晶体管t2的阈值电压可以为vth_t2，端点b'写入的信号可以为参考信号vref，驱动晶体管t3的栅极端(例如端点a)所写入的信号为经由第二晶体管t2的栅极端(例如端点b')所传递的信号，写入端点a的信号与写入端点b'的信号相差vth_t2，故写入端点a的信号为vref-vth_t2，端点c所写入的信号为经由驱动晶体管t3的栅极端(例如端点a)所传递的信号，写入端点a的信号与写入端点c的信号相差vth_t3，且第一补偿信号为参考信号vref、第二晶体管t2的阈值电压及驱动晶体管t3的阈值电压的差，故写入电容c1的第二端(例如端点c)所存储的第一补偿信号为vref-vth_t2-vth_t3，但本公开不以此为限。
86.此外，在一实施例中，在第二阶段p22时，端点a'写入的电压为第四扫描信号s3。举例而言，第四扫描信号s3可以为高位信号vgh，端点a'写入的电压为高位信号vgh，但本公开不以此为限。
87.请参阅图9及图12，在一实施例中，在第三阶段p23时，电容c1根据第四扫描信号s3及启动信号em而于第一端(例如端点b)及第二端(例如端点c)分别存储第二补偿信号及下拉信号vss与发光二极管信号的和，且第二补偿信号为第二端(例如端点c)的下拉信号vss
与发光二极管信号的和经由电容c1电性耦合而形成。举例而言，数据信号sl可以为数据信号vdata，发光二极管信号可以为vled，电容c1的第二端(例如端点c)可以写入并存储vss+vled，由于第二端(例如端点c)的电压由vref-vth_t2-vth_t3变更为vss+vled，第二端(例如端点c)的电压值变化一并耦合至电容c1的第一端(例如端点b)，故第一端(例如端点b)所存储的第二补偿信号为vdata+vss+vled-vref+vth_t2+vth_t3，但本公开不以此为限。
88.然后，驱动晶体管根据第三补偿电压以输出驱动信号，且第三补偿信号为第二补偿信号与第二晶体管t2的阈值电压的差。举例而言，驱动信号可以为驱动信号id，第二晶体管t2的阈值电压可以为vth_t2，第一端(例如端点b)所存储的第二补偿信号为vdata+vss+vled-vref+vth_t2+vth_t3，端点b'所写入的信号可以与端点b相同，故端点b'所写入的信号可以为vdata+vss+vled-vref+vth_t2+vth_t3，驱动晶体管t3的栅极端(例如端点a)所写入的第三补偿信号为经由第二晶体管t2的栅极端(例如端点b')所传递的信号，第三补偿信号会与写入端点b'的信号相差vth_t2，且第三补偿信号为第二补偿信号与第二晶体管t2的阈值电压的差，故第三补偿信号为vdata+vss+vled-vref+vth_t3，但本公开不以此为限。
89.随后，发光二极管用以接收驱动信号以进行发光。举例而言，驱动晶体管t3的阈值电压可以为vth_t3，驱动信号可以为驱动信号id，且由于驱动信号id经过驱动晶体管t3，故驱动信号id为kn
×
(vdata+vss+vled-vref+vth_t3-vss-vled-vth_t3)2，亦即驱动信号id为kn
×
(vdata-vref)2，参数kn可以为常数，但本公开不以此为限。
90.此外，在一实施例中，在第三阶段p23时，端点a'写入的电压为启动信号em。举例而言，启动信号em可以为高位信号vgh，端点a'写入的电压为高位信号vgh，但本公开不以此为限。
91.再来，当发光二极管l1用以接收驱动信号id以进行发光时，由于驱动信号id仅与vdata及vref相关，因此，本公开的驱动电路100a可排除vth及电压压降(ir drop)变异所造成的影响。
92.请参阅图12，在一实施例中，发光二极管l1发光的电流路径上的元件仅有驱动晶体管t3。因此，相较于传统电路架构需于发光二极管发光的电流路径上额外增加启动薄膜晶体管，本公开可有效减少发光二极管发光的电流路径上的元件，进而减少功率(power)的损耗，但本公开不以此为限。
93.请参阅图8、图10至图12，在一实施例中，图中所公开的多个晶体管包含n型晶体管。举例而言，图中所公开的多个晶体管可以包含任何合适种类的n型晶体管来实现，例如n型薄膜晶体管(thin-film transistor,tft)或是n型金属氧化物半导体导体场效应晶体管(metal-oxide-semiconductor field effect transistor,mosfet)等，但本公开不以此为限。
94.图13是依照本公开一实施例示出一种驱动电路的详细电路图。请参阅图5，在一实施例中，驱动电路100b进一步包含第三晶体管t4及发光二极管l1。发光二极管l1包含阳极端。于连接关系上，第三晶体管t4耦接于电容c1，阳极端耦接于驱动晶体管t3。
95.于操作上，第三晶体管用以根据第一扫描信号sc以提供初始信号vini，发光二极管l1用以接收驱动信号以进行发光。
96.在一实施例中，驱动电路100b进一步包含第四晶体管t5，于连接关系上，第四晶体管t5耦接于驱动晶体管t3。于操作上，第四晶体管t5用以根据启动信号em以提供电源信号
vdd。
97.为使驱动电路100b的上述操作易于理解，请一并参阅图14至16图，图14是依照本公开一实施例示出多种控制信号电平的波形示意图，图15至图16是依照本公开一实施例示出如图13中所示的驱动电路的操作示意图。
98.请参阅图14及图15，在一实施例中，在第一阶段p31时，电容c1根据第一扫描信号sc而于第一端(例如端点b)及第二端(例如端点c)分别存储数据信号sl及初始信号vini。举例而言，数据信号sl可以为数据信号vdata，电容c1的第一端(例如端点b)可以写入并存储数据信号vdata，电容c1的第二端(例如端点c)可以写入并存储初始信号vini，但本公开不以此为限。
99.此外，在一实施例中，在第一阶段p31时，端点a写入的电压为启动信号em。举例而言，启动信号em可以为高位信号vgh，端点a写入的电压为高位信号vgh，但本公开不以此为限。
100.请参阅图14及图16，在一实施例中，在第二阶段p32时，电容c1根据启动信号em而于第一端(例如端点b)及第二端(例如端点c)分别存储第一补偿信号及电源信号vdd，且第一补偿信号为第二端(例如端点c)的电源信号vdd经由电容c1电性耦合而成。举例而言，电容c1的第二端(例如端点c)可以写入并存储电源信号vdd，由于第二端(例如端点c)的电压由vini变更为vdd，第二端(例如端点c)的电压值变化一并耦合至电容c1的第一端(例如端点b)，故第一端(例如端点b)所存储的第一补偿信号为vdata+vdd-vini，但本公开不以此为限。
101.然后，驱动晶体管t3根据第二补偿信号以输出驱动信号，且第二补偿信号为第一补偿信号与第二晶体管t2的阈值电压的和。举例而言，驱动信号可以为驱动信号id，第二晶体管t2的阈值电压可以为vth_t2，驱动晶体管t3的栅极端(例如端点a)所写入的第二补偿信号为经由第二晶体管t2的栅极端(例如端点b)所传递的信号，第二补偿信号会与第一补偿信号相差vth_t2，且第二补偿信号为第一补偿信号与第二晶体管t2的阈值电压的和，故第二补偿信号为vdata+vdd-vini+vth_t2，但本公开不以此为限。
102.随后，发光二极管l1用以接收驱动信号以进行发光。驱动晶体管t3的阈值电压可以为vth_t3，驱动信号可以为驱动信号id，且由于驱动信号id经过驱动晶体管t3，故驱动信号id为kn
×
(vdd-vdata-vdd+vini-vth_t2-vth_t3)2，亦即驱动信号id为kn
×
(vini-vdata-vth_t2-vth_t3)2，参数kn可以为常数，但本公开不以此为限。
103.此外，当发光二极管l1用以接收驱动信号id以进行发光时，由于驱动信号id仅与vdata、vini及vth相关，因此，本公开的驱动电路100b排除电源信号vdd变异而造成的电压压降(ir drop)影响。
104.请参阅图16，在一实施例中，传统电路架构需于发光二极管发光的电流路径上额外增加启动薄膜晶体管，于本公开中启动薄膜晶体管为t2，然而，启动薄膜晶体管t2耦接于驱动晶体管t3的栅极端(例如端点a)，故本公开的启动薄膜晶体管t2并未在发光二极管l1发光的电流路径上。因此，本公开可有效减少发光二极管发光的电流路径上的元件，进而减少功率(power)的损耗，但本公开不以此为限。
105.请参阅图13、图15及图16，在一实施例中，图中所公开的多个晶体管包含p型晶体管。举例而言，图中所公开的多个晶体管可以包含任何合适种类的p型晶体管来实现，例如p
型薄膜晶体管(thin-film transistor,tft)或是p型金属氧化物半导体导体场效应晶体管(metal-oxide-semiconductor field effect transistor,mosfet)等，但本公开不以此为限。
106.由上述本公开实施方式可知，应用本公开具有下列优点。本公开实施例所示的驱动电路得以减少电流路径上的元件，以达到减少整体功率的损耗，且本公开实施例所示的驱动电路也得以排除电压压降(ir drop)的影响。
107.虽然上文实施方式中公开了本公开的具体实施例，然其并非用以限定本公开。请注意，前揭附图中，元件的形状、尺寸及比例等仅为示意，是供本公开所属技术领域技术人员了解本公开之用，非用以限制本公开。本公开所属技术领域中技术人员，在不悖离本公开的原理与构思的情形下，当可对其进行各种变动与修饰，因此本公开的保护范围当以附随权利要求所界定者为准。
技术特征：1.一种驱动电路，包含：一第一晶体管，用以根据一第一扫描信号以提供一数据信号；一电容，耦接于该第一晶体管，并包含一第一端及一第二端；一第二晶体管，耦接于该第一晶体管，并用以根据该数据信号以提供一启动信号；以及一驱动晶体管，耦接于该第二晶体管，并用以根据该启动信号以输出一驱动信号。2.如权利要求1所述的驱动电路，还包含：一第三晶体管，耦接于该电容，并用以根据该第一扫描信号以提供一初始信号；以及一发光二极管，包含一阳极端，该阳极端耦接于该驱动晶体管，其中该发光二极管用以接收该驱动信号以进行发光。3.如权利要求2所述的驱动电路，其中在一第一阶段时，该电容根据该第一扫描信号而于该第一端及该第二端分别存储该数据信号及该初始信号。4.如权利要求3所述的驱动电路，其中在一第二阶段时，该电容根据该启动信号而于该第一端及该第二端分别存储一第一补偿信号及一下拉信号与一发光二极管信号的和，其中该第一补偿信号为该第二端的该下拉信号与该发光二极管信号的和经由该电容电性耦合而形成，其中该驱动晶体管根据一第二补偿信号以输出该驱动信号，其中该第二补偿信号为该第一补偿信号与该第二晶体管的一阈值电压的差，其中该发光二极管用以接收该驱动信号以进行发光。5.如权利要求1所述的驱动电路，还包含：一第三晶体管，耦接于该电容，并用以根据该第一扫描信号以提供一初始信号；以及一发光二极管，包含一阴极端，该阴极端耦接于该驱动晶体管，其中该发光二极管用以接收该驱动信号以进行发光。6.如权利要求5所述的驱动电路，还包含：一第四晶体管，耦接于该电容，并用以根据该启动信号以提供一下拉信号。7.如权利要求6所述的驱动电路，其中在一第一阶段时，该电容根据该第一扫描信号而于该第一端及该第二端分别存储该数据信号及该初始信号。8.如权利要求7所述的驱动电路，其中在一第二阶段时，该电容根据该启动信号而于该第一端及该第二端分别存储一第一补偿信号及一下拉信号，其中该第一补偿信号为该第二端的该下拉信号经由该电容电性耦合而形成，其中该驱动晶体管根据一第二补偿信号以输出该驱动信号，其中该第二补偿信号为该第一补偿信号与该第二晶体管的一阈值电压的差，其中该发光二极管用以接收该驱动信号以进行发光。9.如权利要求1所述的驱动电路，还包含：一第三晶体管，耦接于该电容，并用以根据一第二扫描信号以提供一下拉信号；以及一发光二极管，包含一阳极端，该阳极端耦接于该驱动晶体管，其中该发光二极管用以接收该驱动信号以进行发光。10.如权利要求9所述的驱动电路，还包含：一第四晶体管，耦接于该第二晶体管，并用以根据该第一扫描信号以提供一参考信号。11.如权利要求10所述的驱动电路，还包含：一第五晶体管，耦接于该第四晶体管，并用以根据该启动信号以提供该参考信号。12.如权利要求11所述的驱动电路，还包含：
一第六晶体管，耦接于该第二晶体管，并用以根据一第三扫描信号以提供该启动信号。13.如权利要求12所述的驱动电路，还包含：一第七晶体管，耦接于该第二晶体管，并用以根据一第四扫描信号以提供该第三扫描信号。14.如权利要求13所述的驱动电路，其中在一第一阶段时，该电容根据该第一扫描信号及该第二扫描信号而于该第一端及该第二端分别存储该数据信号及一下拉信号。15.如权利要求14所述的驱动电路，其中在一第二阶段时，该电容根据该第一扫描信号及该第三扫描信号而于该第一端及该第二端分别存储该数据信号及一第一补偿信号，其中该第一补偿信号为该参考信号、该第二晶体管的一阈值电压及该驱动晶体管的一阈值电压的差。16.如权利要求15所述的驱动电路，其中在一第三阶段时，该电容根据该第四扫描信号及该启动信号而于该第一端及该第二端分别存储一第二补偿信号及一下拉信号与一发光二极管信号的和，其中该第二补偿信号为该第二端的该下拉信号与该发光二极管信号的和经由该电容电性耦合而形成，其中该驱动晶体管根据一第三补偿电压以输出该驱动信号，其中该第三补偿信号为该第二补偿信号与该第二晶体管的该阈值电压的差，其中该发光二极管用以接收该驱动信号以进行发光。17.如权利要求1所述的驱动电路，还包含：一第三晶体管，耦接于该电容，并用以根据该第一扫描信号以提供一初始信号；以及一发光二极管，包含一阳极端，该阳极端耦接于该驱动晶体管，其中该发光二极管用以接收该驱动信号以进行发光。18.如权利要求17所述的驱动电路，还包含：一第四晶体管，耦接于该驱动晶体管，并用以根据该启动信号以提供一电源信号。19.如权利要求18所述的驱动电路，其中在一第一阶段时，该电容根据该第一扫描信号而于该第一端及该第二端分别存储该数据信号及该初始信号。20.如权利要求19所述的驱动电路，其中在一第二阶段时，该电容根据该启动信号而于该第一端及该第二端分别存储一第一补偿信号及一电源信号，其中该第一补偿信号为该第二端的该电源信号经由该电容电性耦合而形成，其中该驱动晶体管根据一第二补偿信号以输出该驱动信号，其中该第二补偿信号为该第一补偿信号与该第二晶体管的一阈值电压的和，其中该发光二极管用以接收该驱动信号以进行发光。
技术总结一种驱动电路，其包含第一晶体管、电容、第二晶体管及驱动晶体管。第一晶体管用以根据第一扫描信号以提供数据信号。电容耦接于第一晶体管，并包含第一端及第二端。第二晶体管耦接于第一晶体管，并用以根据数据信号以提供启动信号。驱动晶体管耦接于第二晶体管，并用以根据启动信号以输出驱动信号。据启动信号以输出驱动信号。据启动信号以输出驱动信号。
技术研发人员：林容甫 李俊雨 苏松宇
受保护的技术使用者：友达光电股份有限公司
技术研发日：2022.05.12
技术公布日：2022/7/5
