1.本发明涉及半导体设备技术领域，具体地，涉及一种半导体工艺方法。
背景技术：2.发光二极管(light-emitting diode，缩写为led)是一种常用的发光器件，在现代社会具有广泛的用途。与砷化镓(gaas)衬底晶格匹配的铝镓铟磷((al
x
ga
1-x
)
0.5
in
0.5
p)材料，当x《0.53时为直接带隙材料，且具有很宽的直接带隙，可以覆盖波长范围为560nm-650nm的可见光，是制备红黄光(波长范围为560nm-940nm)发光二极管芯片的优良材料。
3.干法蚀刻是制备红黄光发光二极管芯片过程中的关键一步，需要对蓝宝石衬底外延片的有源层(例如铝镓铟磷层)进行干法刻蚀，为了获得倾斜角度为50
°‑
65
°
的侧壁形貌，通常选用正胶(也称正性光刻胶，positive photoresist)进行光刻。
4.但是，正胶的耐热性较差，而电感耦合等离子体(inductivelycoupled plasma，缩写为icp)干法刻蚀产生的热量超出正胶的耐受范围，导致在干法刻蚀中，正胶的表面会产生褶皱甚至皱缩，正胶无法对半导体器件的有源层起到良好的保护作用，导致侧壁会顺延正胶的表面产生褶皱甚至皱缩，使得干法刻蚀后的侧壁较为粗糙，造成绝缘层制备异常，导致发光二极管芯片漏电。
技术实现要素：5.本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种半导体工艺方法，其能够减小半导体外延片的有缘层侧壁的粗糙度，从而能够减少发光二极管芯片漏电。
6.为实现本发明的目的而提供一种半导体工艺方法，包括以下步骤：
7.第一掩膜层形成步骤，在半导体外延片的顶面上沉积第一掩膜层，所述半导体外延片的顶层为半导体外延片的有源层；
8.第二掩膜层形成步骤，在所述第一掩膜层的表面制作图案化的光刻胶层；
9.刻蚀步骤，刻蚀所述第一掩膜层和所述有源层；
10.其中，所述第一掩膜层的耐热温度高于所述刻蚀步骤的预设工艺温度。
11.可选的，所述刻蚀步骤包括：
12.第一刻蚀步骤，通入第一刻蚀气体，并电离所述第一刻蚀气体刻蚀所述第一掩膜层；
13.第二刻蚀步骤，通入第二刻蚀气体，并电离所述第二刻蚀气体刻蚀所述有源层。
14.可选的，所述第二刻蚀气体包括cl2，或者hbr，或者cl2和h2的混合气体，或者cl2和hbr的混合气体。
15.可选的，所述第二刻蚀气体还包括bcl3。
16.可选的，所述第二刻蚀气体为cl2、hbr和bcl3的混合气体，所述cl2的流量为3sccm-15sccm，所述hbr的流量为20sccm-120sccm，所述bcl3的流量为5sccm-20sccm。
17.可选的，所述第一刻蚀气体与所述第二刻蚀气体相同。
18.可选的，所述第一刻蚀步骤与所述第二刻蚀步骤的腔压相同且为2mtorr-10mtorr，所述第一刻蚀步骤与所述第二刻蚀步骤的上射频功率相同且为500w-1000w，所述第一刻蚀步骤与所述第二刻蚀步骤的下射频功率相同且为300w-500w。
19.可选的，所述第一掩膜层的厚度为200nm-400nm。
20.可选的，所述第一掩膜层的材质为氧化硅或者氮化硅。
21.可选的，在所述刻蚀步骤之后，所述半导体工艺方法还包括：
22.去除所述第一掩膜层，并在刻蚀后的所述有源层上沉积绝缘层。
23.可选的，所述半导体外延片包括蓝宝石衬底和依次形成在所述蓝宝石衬底上的磷化镓层和铝镓铟磷层，所述铝镓铟磷层为所述有源层。
24.本发明具有以下有益效果：
25.本发明提供的半导体工艺方法，在刻蚀有源层之前，会先在有源层上沉积第一掩膜层，并在第一掩膜层的表面制作图案化的光刻胶层，之后通过刻蚀步骤，刻蚀第一掩膜层和有源层，实现有源层的刻蚀，由于第一掩膜层的耐热温度(即，第一掩膜层的强度开始显著降低前的温度)高于刻蚀步骤的预设工艺温度(即，预设的刻蚀第一掩膜层和有源层时的工艺温度)，因此，在刻蚀步骤中，即，实现有源层的刻蚀的过程中，第一掩膜层不会因刻蚀步骤的高温而产生褶皱，并且，由于第一掩膜层位于光刻胶层和有源层之间，因此，在刻蚀步骤中，即，实现有源层的刻蚀的过程中，第一掩膜层可以保护有源层，降低光刻胶层的褶皱甚至皱缩对有源层的影响，减小刻蚀后的有源层的侧壁因顺延光刻胶层而产生褶皱的程度，从而能够减小有源层刻蚀后侧壁的粗糙度，使有源层刻蚀后的侧壁更加平滑，继而能够提高后续制备在有源层上的绝缘层的包覆性，减少绝缘层制备的异常，进而能够减少发光二极管芯片漏电。
附图说明
26.图1为本发明实施例提供的半导体工艺方法的一种流程图；
27.图2为采用本发明实施例提供的半导体工艺方法在有源层上制备第一掩膜层后半导体外延片的结构示意图；
28.图3为采用本发明实施例提供的半导体工艺方法在第一掩膜层的表面制作图案化的光刻胶层后半导体外延片的结构示意图；
29.图4为采用本发明实施例提供的半导体工艺方法刻蚀第一掩膜层后半导体外延片的结构示意图；
30.图5为采用本发明实施例提供的半导体工艺方法刻蚀有源层后半导体外延片的结构示意图；
31.图6为采用本发明实施例提供的半导体工艺方法在有源层上制备电极和绝缘层后半导体外延片的结构示意图；
32.图7为采用本发明实施例提供的半导体工艺方法对第一掩膜层和有源层进行刻蚀后光刻胶层和有源层的侧壁的图像；
33.图8为本发明实施例提供的半导体工艺方法的刻蚀步骤的一种流程图；
34.图9为本发明实施例提供的半导体工艺方法的另一种流程图；
35.附图标记说明：
36.1-蓝宝石衬底；21-磷化镓层；22-有源层；3-第一掩膜层；4-光刻胶层；5-电极；6-绝缘层；7-键合层。
具体实施方式
37.为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图来对本发明提供的半导体工艺方法进行详细描述。
38.如图1和图2-图5所示，本发明实施例提供一种半导体工艺方法，包括以下步骤：
39.s1，第一掩膜层3形成步骤，在半导体外延片的顶面上沉积第一掩膜层3，半导体外延片的顶层为半导体外延片的有源层22(如图2所示)；
40.s2，第二掩膜层形成步骤，在第一掩膜层3的表面制作图案化的光刻胶层4(如图4所示)；
41.s3，刻蚀步骤，刻蚀第一掩膜层3和有源层22(如图5所示)；
42.其中，第一掩膜层3的耐热温度高于刻蚀步骤的预设工艺温度。
43.本发明实施例提供的半导体工艺方法，在刻蚀有源层22之前，会先在有源层22上沉积第一掩膜层3，并在第一掩膜层3的表面制作图案化的光刻胶层4，之后通过刻蚀步骤，刻蚀第一掩膜层3和有源层22，实现有源层22的刻蚀，由于第一掩膜层3的耐热温度(即，第一掩膜层3的强度开始显著降低以前的温度)高于刻蚀步骤的预设工艺温度(即，预设的刻蚀第一掩膜层3和有源层22时的工艺温度)，因此，在刻蚀步骤中，即，实现有源层22的刻蚀的过程中，第一掩膜层3不会因刻蚀步骤的高温而产生褶皱，并且，由于第一掩膜层3位于光刻胶层4和有源层22之间，因此，在刻蚀步骤中，即，实现有源层22的刻蚀的过程中，第一掩膜层3可以保护有源层22，降低光刻胶层4的褶皱甚至皱缩对有源层22的影响，减小刻蚀后的有源层22的侧壁因顺延光刻胶层4而产生褶皱的程度，从而能够减小有源层22刻蚀后侧壁的粗糙度，使有源层22刻蚀后的侧壁更加平滑(如图7所示)，继而能够提高后续制备在有源层22上的绝缘层6的包覆性，减少绝缘层6制备的异常，进而能够减少发光二极管芯片漏电，这样当有源层22为铝镓铟磷层，并采用电感耦合等离子体干法刻蚀工艺刻蚀铝镓铟磷层时，就能够减小铝镓铟磷层干法刻蚀后侧壁的粗糙度，使铝镓铟磷层干法刻蚀后的侧壁更加平滑，从而能够提高后续制备在铝镓铟磷层上的绝缘层6的包覆性，减少绝缘层6制备的异常，进而能够减少发光二极管芯片漏电。
44.需要说明的是，在半导体外延片的顶面上沉积第一掩膜层3，半导体外延片的顶层为半导体外延片的有源层22，也就是说，有源层22为半导体外延片的顶层，有源层22的上表面即为半导体外延片的顶面，因此，在半导体外延片的顶面上沉积第一掩膜层3，即为在有源层22上沉积第一掩膜层3。
45.在本发明一优选实施例中，第一掩膜层3的厚度可以为200nm-400nm。
46.这样的设计是由于若第一掩膜层3的厚度过小(过薄)，则第一掩膜层3无法有效保护有源层22，无法有效降低光刻胶层4的褶皱甚至皱缩对有源层22的影响，若第一掩膜层3的厚度过大(过厚)，则容易造成有源层22刻蚀后的侧壁的倾斜角度过大，使有源层22刻蚀后的侧壁不易形成倾斜角度为50
°‑
65
°
的侧壁形貌。
47.如图2-图6所示，在本发明一优选实施例中，半导体外延片可以包括蓝宝石衬底1和依次形成在蓝宝石衬底1上的磷化镓(gap)层21和铝镓铟磷(algainp)层，铝镓铟磷层为
有源层22。
48.可选的，光刻胶层4所采用的光刻胶可以包括正胶。
49.如图8所示，在本发明一优选实施例中，s3，刻蚀步骤可以包括：
50.s31，第一刻蚀步骤，通入第一刻蚀气体，并电离第一刻蚀气体刻蚀第一掩膜层3；
51.s31，第二刻蚀步骤，通入第二刻蚀气体，并电离第二刻蚀气体刻蚀有源层22。
52.由于第一掩膜层3是沉积在有源层22上的，因此，在刻蚀步骤，刻蚀第一掩膜层3和有源层22时，需要先刻蚀第一掩膜层3，再刻蚀有源层22，也就是说，刻蚀步骤，刻蚀第一掩膜层3和有源层22是存在顺序的，并且，顺序是先刻蚀第一掩膜层3，当第一掩膜层3被刻蚀至位于其下方的有源层22暴露时，才会开始刻蚀有源层22，最终未受到光刻胶层4覆盖的暴露的第一掩膜层3会被刻蚀干净，而未受到第一掩膜层3覆盖的暴露的有源层22会被刻蚀至目标深度形成目标形貌。
53.在刻蚀第一掩膜层3时，通过电离第一刻蚀气体，可以使第一刻蚀气体电离形成等离子体，以借助第一刻蚀气体电离形成等离子体刻蚀第一掩膜层3，在刻蚀有源层22时，通过电离第二刻蚀气体，可以使第二刻蚀气体电离形成等离子体，以借助第二刻蚀气体电离形成等离子体刻蚀有源层22。
54.需要说明的是，这只表示刻蚀步骤，刻蚀第一掩膜层3和有源层22是存在顺序的，而并不表示刻蚀步骤，刻蚀第一掩膜层3和有源层22必须要分为两个步骤分别进行，例如，当第一刻蚀气体和第二刻蚀气体相同时，则刻蚀步骤，刻蚀第一掩膜层3和有源层22可以通过一个步骤进行，当第一刻蚀气体和第二刻蚀气体不同时，则刻蚀步骤，刻蚀第一掩膜层3和有源层22可以通过两个步骤分别进行。
55.在本发明一优选实施例中，第一刻蚀气体可以与第二刻蚀气体相同。
56.这样的设计，可以使刻蚀步骤，刻蚀第一掩膜层3和有源层22的半导体工艺连续进行，不需要切换工艺气体和重新电离工艺气体重新启辉，从而能够进一步使有源层22刻蚀后的侧壁平滑。
57.在本发明一优选实施例中，第一掩膜层3的材质可以为氧化硅或者氮化硅。
58.可选的，氧化硅可以为sio2(二氧化硅)。
59.可选的，氮化硅可以包括sin、sin2、sin3或者sin4。
60.可选的，刻蚀步骤，可以采用电感耦合等离子体(inductive coupled plasma，缩写为icp)干法刻蚀工艺刻蚀第一掩膜层3和有源层22。
61.可选的，第一掩膜层3形成步骤，可以采用等离子体增强化学气相沉积(plasma enhanced chemical vapor deposition，缩写为pecvd)工艺在半导体外延片的顶面上沉积第一掩膜层3。
62.例如，采用等离子体增强化学气相沉积工艺在有源层22上沉积材质为氮化硅的第一掩膜层3的工艺温度可以为200℃-300℃，该温度下获得的第一掩膜层的耐热温度大于采用电感耦合等离子体干法刻蚀工艺刻蚀第一掩膜层3和有源层22的预设工艺温度，例如200℃，这就使得采用等离子体增强化学气相沉积工艺在有源层22上沉积的氮化硅的第一掩膜层3，不会因采用电感耦合等离子体干法刻蚀工艺刻蚀第一掩膜层3和有源层22的高温而产生褶皱。
63.在本发明一优选实施例中，第一掩膜层3形成步骤，在半导体外延片的顶面上沉积
第一掩膜层3的腔压可以为60pa(帕斯卡)-140pa，高频射频(high frequency，缩写hf)的功率的范围可以为50w(瓦特)-200w，低频射频(low frequency，缩写lf)的功率的范围可以为50w-200w，工艺温度可以为200℃(摄氏度)-300℃，工艺气体的流量及种类可以包括流量为40sccm(标准状况下毫升/分钟，standard cubic centimeter per minute)-80sccm的sih4(硅烷)、流量范围为20sccm-80sccm的nh3(氨气)和流量范围为300sccm-1200sccm的n2(氮气)。
64.可选的，高频射频的频率可以为为13.56mhz(兆赫兹)或者27.12mhz。
65.可选的，低频射频的频率可以为125khz(千赫兹)或者133khz。
66.在本发明一优选实施例中，第二刻蚀气体可以包括cl2(氯气)，或者hbr(溴化氢)，或者cl2和h2(氢气)的混合气体，或者cl2和hbr的混合气体。
67.在实际应用中，电离cl2能够产生cl(氯自由基)，具体的，相关反应可以包括：cl2→
2cl(氯气产生氯自由基)，当第一掩膜层3为氮化硅，有源层22为铝镓铟磷时，cl能够与氮化硅和铝镓铟磷反应产生挥发性气体，挥发性气体可以被工艺腔室的抽真空系统抽走，从而能够实现刻蚀材质为氮化硅的第一掩膜层3和材质为铝镓铟磷的有源层22。具体的，cl与铝镓铟磷反应产生挥发性气体的相关反应可以包括：铝镓铟磷中的铟与氯自由基反应产生三氯化铟(in+cl
→
incl3)、铝镓铟磷中的铝与氯自由基反应产生三氯化铝(al+cl
→
alcl3)、铝镓铟磷中的镓与氯自由基反应产生三氯化镓(ga+cl
→
gacl3)、铝镓铟磷中的磷与氯自由基反应产生三氯化磷和五氯化磷(p+cl
→
pcl3+pcl5)。
68.在实际应用中，电离hbr能够产生h(氢自由基)和br(溴自由基)，具体的，相关反应可以包括：hbr
→
h+br(溴化氢产生溴自由基)，当第一掩膜层3为氮化硅，有源层22为铝镓铟磷时，br能够与氮化硅和铝镓铟磷反应产生挥发性气体，挥发性气体可以被工艺腔室的抽真空系统抽走，从而能够实现刻蚀材质为氮化硅的第一掩膜层3和材质为铝镓铟磷的有源层22。具体的，br与铝镓铟磷反应产生挥发性气体的相关反应可以包括：铝镓铟磷中的铟与溴自由基反应产生三溴化铟(in+br
→
inbr3)、铝镓铟磷中的铝与溴自由基反应产生溴化铝(al+br
→
albr)、铝镓铟磷中的镓与溴自由基反应产生三溴化镓(ga+br
→
gabr3)和铝镓铟磷中的磷与溴自由基反应产生三溴化磷和五溴化磷(p+br
→
pbr3+pbr5)。
69.并且，由于电离hbr还能够产生h(氢自由基)，h能够对铝镓铟磷起到钝化保护作用，因此，还能够进一步减小有源层22刻蚀后侧壁的粗糙度，进一步使有源层22刻蚀后的侧壁更加平滑，继而能够进一步提高后续制备在有源层22上的绝缘层6的包覆性，进一步减少绝缘层6制备的异常，进而能够进一步减少发光二极管芯片漏电。
70.在实际应用中，当第二刻蚀气体为cl2和h2(氢气)的混合气体时，可以利用电离cl2产生的cl与氮化硅和铝镓铟磷反应产生挥发性气体，从而能够实现刻蚀材质为氮化硅的第一掩膜层3和材质为铝镓铟磷的有源层22，并且，还可以利用电离h2产生的h对铝镓铟磷起到钝化保护作用，从而能够进一步减小有源层22刻蚀后侧壁的粗糙度，进一步使有源层22刻蚀后的侧壁更加平滑，继而能够进一步提高后续制备在有源层22上的绝缘层6的包覆性，进一步减少绝缘层6制备的异常，进而能够进一步减少发光二极管芯片漏电。
71.在实际应用中，当第二刻蚀气体为cl2和hbr的混合气体时，可以利用电离cl2产生的cl，以及电离hbr产生的br与氮化硅和铝镓铟磷反应产生挥发性气体，从而能够实现刻蚀材质为氮化硅的第一掩膜层3和材质为铝镓铟磷的有源层22，并且，还可以利用电离hbr产
生的h对铝镓铟磷起到钝化保护作用，从而能够进一步减小有源层22刻蚀后侧壁的粗糙度，进一步使有源层22刻蚀后的侧壁更加平滑，继而能够进一步提高后续制备在有源层22上的绝缘层6的包覆性，进一步减少绝缘层6制备的异常，进而能够进一步减少发光二极管芯片漏电。
72.在本发明一优选实施例中，第二刻蚀气体可以还包括bcl3(三氯化硼)。
73.在实际应用中，电离bcl3能够产生cl，具体的，相关反应可以包括：(bcl3→
bcl
x
+cl(x＝0，1，2))，当第二刻蚀气体为bcl3时，可以利用电离bcl3产生的cl与氮化硅和铝镓铟磷反应产生挥发性气体，从而能够实现刻蚀材质为氮化硅的第一掩膜层3和材质为铝镓铟磷的有源层22，并且，由于bcl3能够提高等离子体轰击能量，并且bcl
x
还能够与氧(o)发生氧化反应，去除工艺腔室内来自半导体外延片上各膜层中的氧，避免铝镓铟磷与氧反应生成氧化铝(al2o3)，从而能够使有源层22的底壁平滑。
74.在本发明一优选实施例中，第二刻蚀气体可以为cl2、hbr和bcl3的混合气体，cl2的流量可以为3sccm-15sccm，hbr的流量可以为20sccm-120sccm，bcl3的流量可以为5sccm-20sccm。
75.这样可以结合cl2、hbr和bcl3三种气体的优势，一方面能够实现刻蚀材质为氮化硅的第一掩膜层3和材质为铝镓铟磷的有源层22，另一方面还能够利用h对铝镓铟磷起到的钝化保护作用，进一步减小有源层22刻蚀后侧壁的粗糙度，进一步使有源层22刻蚀后的侧壁更加平滑，从而能够进一步提高后续制备在有源层22上的绝缘层6的包覆性，进一步减少绝缘层6制备的异常，进而能够进一步减少发光二极管芯片漏电，再一方面还能够利用bcl
x
与氧发生氧化反应，去除工艺腔室内来自半导体外延片上各膜层中的氧，避免铝镓铟磷与氧反应生成氧化铝(al2o3)，从而能够使有源层22的底壁平滑。
76.在本发明一优选实施例中，第一刻蚀步骤与第二刻蚀步骤的腔压可以相同且可以为2mtorr(毫托)-10mtorr，第一刻蚀步骤与第二刻蚀步骤的上射频功率(srf)可以相同且可以为500w-1000w，下射频功率(brf)可以相同且可以为300w-500w。可以使第一刻蚀步骤与第二刻蚀步骤连续进行，相同的工艺气体和工艺参数以保证工艺的连续性和稳定性，有利于形成的侧壁更光滑。
77.如图9所示，可选的，在s3，刻蚀步骤，刻蚀第一掩膜层3和所述有源层22之后，半导体工艺方法可以还包括：
78.s4，去除第一掩膜层3，并在刻蚀后的有源层22上沉积绝缘层6。
79.借助绝缘层6可以起到防止漏电的作用。可选的，绝缘层6可以包括sio2膜。
80.可选的，去除第一掩膜层3可以包括步骤：
81.将半导体外延片浸泡在用于去除第一掩膜层3的刻蚀液中；
82.对半导体外延片进行冲洗并烘干。
83.可选的，刻蚀液可以包括缓冲氧化物刻蚀液(buffered oxide etch，缩写boe)。缓冲氧化物刻蚀液能够浸蚀含硅的物质，从而能够刻蚀材质为氧化硅或者氮化硅的第一掩膜层3。
84.可选的，半导体外延片浸泡在用于去除第一掩膜层3的刻蚀液中的时间可以为120s(秒)-360s。
85.如图6所示，可选的，在蓝宝石衬底1上依次形成磷化镓层21和铝镓铟磷层的步骤
可以包括：准备砷化镓(asga)衬底；在砷化镓衬底上外延生长磷化镓层21，并在磷化镓层21上外延生长铝镓铟磷层；将砷化镓衬底与磷化镓层21和铝镓铟磷层剥离；在蓝宝石衬底1上制备键合层7；将剥离的磷化镓层21和铝镓铟磷层与键合层7键合。这样就可以在蓝宝石衬底1上依次形成的磷化镓层21和铝镓铟磷层。
86.可选的，在s3，刻蚀步骤，刻蚀第一掩膜层3和有源层22之后，在s4，去除第一掩膜层3，并在刻蚀后的有源层22上沉积绝缘层6之前，半导体工艺方法可以还包括步骤：去除光刻胶层4。
87.可选的，s2，第二掩膜层形成步骤，在第一掩膜层3的表面制作图案化的光刻胶层4，可以包括：在第一掩膜层3上旋涂光刻胶；对光刻胶层4进行烘烤，以在第一掩膜层3上形成光刻胶层4；对光刻胶层4进行曝光，即，进行标记光刻；使光刻胶层4显影形成图案化；对光刻胶层4冲洗并干燥。
88.如图6所示，可选的，在s3，刻蚀步骤，刻蚀第一掩膜层3和有源层22之后，半导体工艺方法可以还包括：在有源层22上制备电极5。
89.可选的，电极5可以包括正电极和负电极。
90.综上所述，本发明实施例提供的半导体工艺方法，能够减小铝镓铟磷层干法刻蚀后侧壁的粗糙度，从而能够减少发光二极管芯片漏电。
91.可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变形和改进，这些变形和改进也视为本发明的保护范围。
技术特征：1.一种半导体工艺方法，其特征在于，包括以下步骤：第一掩膜层形成步骤，在半导体外延片的顶面上沉积第一掩膜层，所述半导体外延片的顶层为半导体外延片的有源层；第二掩膜层形成步骤，在所述第一掩膜层的表面制作图案化的光刻胶层；刻蚀步骤，刻蚀所述第一掩膜层和所述有源层；其中，所述第一掩膜层的耐热温度高于所述刻蚀步骤的预设工艺温度。2.根据权利要求1所述的半导体工艺方法，其特征在于，所述刻蚀步骤包括：第一刻蚀步骤，通入第一刻蚀气体，并电离所述第一刻蚀气体刻蚀所述第一掩膜层；第二刻蚀步骤，通入第二刻蚀气体，并电离所述第二刻蚀气体刻蚀所述有源层。3.根据权利要求2所述的半导体工艺方法，其特征在于，所述第二刻蚀气体包括cl2，或者hbr，或者cl2和h2的混合气体，或者cl2和hbr的混合气体。4.根据权利要求3所述的半导体工艺方法，其特征在于，所述第二刻蚀气体还包括bcl3。5.根据权利要求3所述的半导体工艺方法，其特征在于，所述第二刻蚀气体为cl2、hbr和bcl3的混合气体，所述cl2的流量为3sccm-15sccm，所述hbr的流量为20sccm-120sccm，所述bcl3的流量为5sccm-20sccm。6.根据权利要求2所述的半导体工艺方法，其特征在于，所述第一刻蚀气体与所述第二刻蚀气体相同。7.根据权利要求2所述的半导体工艺方法，其特征在于，所述第一刻蚀步骤与所述第二刻蚀步骤的腔压相同且为2mtorr-10mtorr，所述第一刻蚀步骤与所述第二刻蚀步骤的上射频功率相同且为500w-1000w，所述第一刻蚀步骤与所述第二刻蚀步骤的下射频功率相同且为300w-500w。8.根据权利要求1所述的半导体工艺方法，其特征在于，所述第一掩膜层的厚度为200nm-400nm。9.根据权利要求1所述的半导体工艺方法，其特征在于，所述第一掩膜层的材质为氧化硅或者氮化硅。10.根据权利要求1所述的半导体工艺方法，其特征在于，在所述刻蚀步骤之后，所述半导体工艺方法还包括：去除所述第一掩膜层，并在刻蚀后的所述有源层上沉积绝缘层。11.根据权利要求1所述的半导体工艺方法，其特征在于，所述半导体外延片包括蓝宝石衬底和依次形成在所述蓝宝石衬底上的磷化镓层和铝镓铟磷层，所述铝镓铟磷层为所述有源层。
技术总结本发明提供一种半导体工艺方法，包括以下步骤：第一掩膜层形成步骤，在半导体外延片的顶面上沉积第一掩膜层，半导体外延片的顶层为半导体外延片的有源层；第二掩膜层形成步骤，在第一掩膜层的表面制作图案化的光刻胶层；刻蚀步骤，刻蚀第一掩膜层和有源层；其中，第一掩膜层的耐热温度高于刻蚀步骤的预设工艺温度。本发明提供的半导体工艺方法，能够减小半导体外延片的有缘层干法刻蚀后侧壁的粗糙度，从而能够减少发光二极管芯片漏电。能够减少发光二极管芯片漏电。能够减少发光二极管芯片漏电。
技术研发人员：李玮乐
受保护的技术使用者：北京北方华创微电子装备有限公司
技术研发日：2022.03.29
技术公布日：2022/7/5
